一種交通圖象處理系統(tǒng)的制作方法
【技術領域】
[0001]本發(fā)明屬于圖象處理技術領域，尤其涉及一種交通圖象處理系統(tǒng)。
【背景技術】
[0002]在圖象處理方面，有多種方式的處理系統(tǒng)，根據(jù)不同的使用場所、使用目的以及對性價比的不同要求，可靈活選擇系統(tǒng)的設計方案。交通圖象的檢測與處理方法的研究對于交通安全管理有著非常重要的理論意義和實際應用價值。通過交通圖象的檢測識別可對路況進行實時監(jiān)控，一旦發(fā)生交通擁擠，可以及時采取疏導措施，防止不必要的交通事故的發(fā)生；此外還可以根據(jù)實時監(jiān)控，實時監(jiān)測交通違章現(xiàn)象。目前DSP廣泛應用于數(shù)字信號處理系統(tǒng)中，成為數(shù)字化變革的主要角色，隨著DSP產(chǎn)品的不斷推陳出新，C2000系列、C5000系列、C6000系列以及一些非主流的系列，其性能不斷完善。圖象處理屬于一種信號處理，采用DSP設計出來的數(shù)字信號處理系統(tǒng)可以很好地滿足圖象處理的要求。而引入FPGA參與系統(tǒng)設計，又使得系統(tǒng)的開發(fā)周期大大縮短，成本大大減少。
【發(fā)明內(nèi)容】
[0003]本發(fā)明就是針對上述問題，提供一種圖象處理效果好且結構簡單的交通圖象處理系統(tǒng)。
[0004]為了實現(xiàn)上述目的，本發(fā)明采用如下技術方案，本發(fā)明包括DSP、復位控制部分、電源控制部分、時鐘控制部分、JATG端口、FPGA通信部分、外部中斷部分、PC、SDRAM、FLASH,其結構要點DSP分別與復位控制部分、電源控制部分、時鐘控制部分、JATG端口、FPGA通信部分、外部中斷部分、PC、SDRAM、FLASH相連；DSP完成各部分數(shù)據(jù)處理、控制算法、以及保護中斷的處理。
[0005]作為一種優(yōu)選方案，本發(fā)明所述DSP采用TMS320VC5402DSP。
[0006]作為另一種優(yōu)選方案，本發(fā)明所述SDRAM采用MT48LC32M16A2 SDRAM。
[0007]本發(fā)明有益效果。
[0008]本發(fā)明基于FPGA、DSP的設計是當今數(shù)字電路研發(fā)的一種可行的實現(xiàn)方式。該系統(tǒng)中DSP的應用使得圖象處理速度快，很好地滿足了實時性要求；采用FPGA技術來進行硬件設計，因其內(nèi)部功能是可以通過軟件來更改的，有很大的靈活性和可重用性，從而大大縮短了系統(tǒng)的開發(fā)周期，降低了成本和硬件開發(fā)風險，因此具有很好的應用前景。此系統(tǒng)用于交通圖象的處理既能滿足其實時性要求，又節(jié)約了成本，具有極高的性價比。
【附圖說明】
[0009]為了使本發(fā)明所解決的技術問題、技術方案及有益效果更加清楚明白，以下結合附圖及【具體實施方式】，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的【具體實施方式】僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0010]圖1是本發(fā)明電路原理框圖。
【具體實施方式】
[0011]如圖所示，本發(fā)明包括DSP、復位控制部分、電源控制部分、時鐘控制部分、JATG端口、FPGA通信部分、外部中斷部分、PC、SDRAM、FLASH，其結構要點DSP分別與復位控制部分、電源控制部分、時鐘控制部分、JATG端口、FPGA通信部分、外部中斷部分、PC、SDRAM、FLASH相連；DSP完成各部分數(shù)據(jù)處理、控制算法、以及保護中斷的處理。
[0012]作為一種優(yōu)選方案，本發(fā)明所述DSP采用TMS320VC5402DSP。
[0013]作為另一種優(yōu)選方案，本發(fā)明所述SDRAM采用MT48LC32M16A2 SDRAM。
[0014]本發(fā)明DSP選用TMS320VC5402JMS320VC5402是TI公司推出的一款性價比極高的低功耗的定點DSP芯片，操作頻率可達100MIPS，多總線結構，允許使用C語言編譯器，在數(shù)字信號處理中廣泛應用。TMS320VC5402的數(shù)據(jù)/程序?qū)ぶ房臻g為lMX16bit，內(nèi)置4KX16bitR0M和16kX16bitRAM ;內(nèi)置可編程等待狀態(tài)發(fā)生器、鎖相環(huán)(PLL)時鐘產(chǎn)生器、兩個多通道緩沖串口、一個與外部處理器通信的8位并行HPI 口、兩個16位定時器以及6通道DMA控制器且低功耗。與C54X系列的其它芯片相比，C5402具有高性能、低功耗和低價格等特點。它采用6級流水線，且當RPT(重復指令)時，一些多周期的指令就變成了單周期的指令；芯片內(nèi)部RAM和ROM可根據(jù)PMST寄存器中的OVLY和DROM位靈活設置。這些都有利于算法的優(yōu)化。該芯片提供2個MCBSP，既可以工作在SPI工作模式，又可以工作在通用串口模式，在系統(tǒng)設計中可靈活的應用。該處理系統(tǒng)以PC機作為信息處理人機對話平臺，顯示當前系統(tǒng)的運行狀態(tài)；以DSP為核心處理器，完成數(shù)據(jù)處理、控制算法、以及保護中斷的處理；以FPGA為協(xié)處理器，完成對數(shù)據(jù)信號的采集、預處理、管理DSP和各種外部設備的接口配置。FPGA的這種預處理操作能夠使得DSP專注于復雜運算的實現(xiàn)，系統(tǒng)運行在準并行狀態(tài)，從而加快了處理速度。
[0015]以上內(nèi)容是結合具體的優(yōu)選實施方式對本發(fā)明作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明，對于本發(fā)明所屬技術領域的普通技術人員來說，在不脫離本發(fā)明構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬于本發(fā)明所提交的權利要求書確定的保護范圍。
【主權項】
1.一種交通圖象處理系統(tǒng)，包括DSP、復位控制部分、電源控制部分、時鐘控制部分、JATG端口、FPGA通信部分、外部中斷部分、PC、SDRAM、FLASH，其特征在于DSP分別與復位控制部分、電源控制部分、時鐘控制部分、JATG端口、FPGA通信部分、外部中斷部分、PC、SDRAM、FLASH相連；DSP完成各部分數(shù)據(jù)處理、控制算法、以及保護中斷的處理。
2.根據(jù)權利要求1所述一種交通圖象處理系統(tǒng)，其特征在于所述DSP采用TMS320VC5402DSP。
3.根據(jù)權利要求1所述一種交通圖象處理系統(tǒng)，其特征在于所述SDRAM采用MT48LC32M16A2 SDRAM。
【專利摘要】本發(fā)明屬于圖象處理技術領域，尤其涉及一種交通圖象處理系統(tǒng)。本發(fā)明提供一種圖象處理效果好且結構簡單的交通圖象處理系統(tǒng)。本發(fā)明包括DSP、復位控制部分、電源控制部分、時鐘控制部分、JATG端口、FPGA通信部分、外部中斷部分、PC、SDRAM、FLASH，其結構要點DSP分別與復位控制部分、電源控制部分、時鐘控制部分、JATG端口、FPGA通信部分、外部中斷部分、PC、SDRAM、FLASH相連；DSP完成各部分數(shù)據(jù)處理、控制算法、以及保護中斷的處理。
【IPC分類】G06F9-44
【公開號】CN104657116
【申請?zhí)枴緾N201310572761
【發(fā)明人】李忠久
【申請人】李忠久
【公開日】2015年5月27日
【申請日】2013年11月18日