專利名稱：高性能動態(tài)比較電路和讀出放大器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于數(shù)據(jù)處理系統(tǒng)領(lǐng)域，更具體而言，本發(fā)明是關(guān)于數(shù)字存儲器和需要進(jìn)行高速數(shù)據(jù)字比較的其它裝置。
在現(xiàn)代數(shù)據(jù)處理系統(tǒng)中有許多這樣的實(shí)例，中央處理單元(CPU)或其它裝置必須決定，是否兩個數(shù)據(jù)字是完全相同的，例如，第一和第二數(shù)據(jù)字之間的比較操作可以在數(shù)據(jù)字和/或存儲器標(biāo)識符必須進(jìn)行比較的高速存儲器的情況下被要求，也可以在例如在口令字或類似字必須加以比較以確定一致匹配的保密編碼裝置的其它數(shù)字系統(tǒng)內(nèi)被要求，在許多情況下，CPU從存儲器中讀出要被比較的數(shù)字字中的至少一個。眾所周知，數(shù)字存儲器裝置由存儲不是邏輯零就是邏輯1的電子存儲器單元組成。為了讀出存儲單元，該單元的電壓電平必需被讀出以決定它的邏輯狀態(tài)，存儲單元的讀出是通過使用讀出放大器實(shí)現(xiàn)的。電子讀出放大器的自然特性是，它們的輸出可能低于先前提供的最終的“固有”(Solid)電壓輸出電平，如前所述，這自然的電壓下降(dip)可能造成在比較過程中包括偽命中或偽丟失的虛假信號。
在

圖1給出了兩個數(shù)據(jù)字進(jìn)行比較的一個先有技術(shù)系統(tǒng)。如圖中所示，數(shù)字字A是由大量的二進(jìn)制位A0，A1，A2至AN組成，第二個數(shù)據(jù)字B是由大量的二進(jìn)制位B0，B1，B2至BN組成，逐位比較是通過圖1概念性示出的比較器電路實(shí)現(xiàn)的，以確定在字A和B的相對應(yīng)位的每一個是否是一致的，按照慣例，如果在字A和字B的對應(yīng)位之間存在著一致的匹配，產(chǎn)生邏輯1，例如位A2(邏輯0)和位B2(邏輯0)之間的比較在比較器中產(chǎn)生邏輯1。位A(邏輯1)的位B(邏輯0)的比較在比較器中產(chǎn)生邏輯0(不匹配)。每個比較操作的輸出提供給結(jié)果電路，結(jié)果電路確定是否包括字A和字B的對應(yīng)位的每一位的比較相等。結(jié)果字A和字B是一致的，結(jié)果電路產(chǎn)生指示匹配存在的一信號，然而，如果在本例中，在字A和字B中的一個或者多個對應(yīng)位并不匹配，結(jié)果電路產(chǎn)生指示匹配不存在的信號。
在一些方案中，圖1所示的先有技術(shù)系統(tǒng)是使用類似于在圖2(a)和2(b)的體系結(jié)構(gòu)實(shí)現(xiàn)的，如圖2(a)所示，在圖中給出了例如位A0和位B0之比較的可能的四種組合，對A0和B0之間的位值進(jìn)行同操作得到結(jié)果C0，字A和字B的對應(yīng)位之間每一個同操作構(gòu)成了樹狀結(jié)果的“同”，如圖2(b)所示，字A和字B的對應(yīng)位之間的同操作的每一個繼續(xù)在一塊完成同操作，直至產(chǎn)生一個不是表示匹配就是表示不匹配的信號作為最后的單一信號的輸出。
圖2(b)所示樹結(jié)構(gòu)的缺點(diǎn)是，通過同樹結(jié)構(gòu)的信號傳輸通過同操作加以延遲，作為與樹結(jié)構(gòu)相關(guān)的固有的延遲結(jié)果使性能變壞。近而，發(fā)生的延遲是比較的兩個字寬的函數(shù)，由于現(xiàn)代計算機(jī)系統(tǒng)日益增加地使用較長的字長，需要比較兩個字的時間變得不能接受的長，極壞地影響了整個系統(tǒng)的性能。
如將要描述的，本發(fā)明提供了出現(xiàn)最小延遲的高性能比較電路和能使用在高性能的計算機(jī)系統(tǒng)當(dāng)中，本發(fā)明使用了克服了例如參考圖1和2所描述的先有技術(shù)靜態(tài)比較系統(tǒng)的歷史局限性的動態(tài)的比較方法和儀器。近而，本發(fā)明包括了減少比較輸出延遲的充電共享的預(yù)充電方案，和避免偽丟失的讀出放大器共模下降濾波器。
本發(fā)明公開了比較兩個數(shù)字字內(nèi)容和確定它們是否一致匹配的儀器和方法。本發(fā)明的高速比較電路包括多個位比較塊電路(O到N，它們于在線或結(jié)構(gòu)中耦連到匹配線，位比較塊的每一個接收與第二字B的相應(yīng)位對應(yīng)的要被比較的第一字A的單個位，一充電共享的預(yù)充電電路耦連到匹配行以把匹配行預(yù)充電到Vcc/2的電壓電平。通過電荷預(yù)充電電路使匹配反饋電路也耦連到匹配線以改進(jìn)匹配線預(yù)充到Vcc/2電壓電平的速度。一鎖存器耦連到匹配線以電鎖存在比較操作過后的匹配線的狀態(tài)，本發(fā)明的比較電路是動態(tài)的和保持著不依賴比較字長的高速特性。
本發(fā)明的充電共享的預(yù)充電電路耦連到匹配線。預(yù)充電電路配置在匹配線和匹配線之間，并且包括具有N溝道和P溝道柵極的CMOS通路門。一反相器作為匹配驅(qū)動器并且耦連在作為CMOS通路門的輸入和輸出的匹配和匹配線之間。通路門的N溝道柵極的輸入通過反相器耦連到P溝道柵極的輸入。N溝道柵極近而通過兩個串聯(lián)耦合晶體管連到Vcc，該兩個晶體管的柵極分別接收BEQ行和SAE信號，在比較周期開始時，BEQ被驅(qū)動到低電平，SAE也是如此，這樣打開串聯(lián)耦合的P溝道晶體管，并且把Vcc耦合到通路門的N溝道柵極的輸入。由于N和P溝道柵極之間放置了反相器，所以通路門的P溝道柵極也因此被打開。因此通路門被打開和電流通過在匹配行和非匹配行之間的通路門，通路門的打開和在匹配行和非匹配行之間的反相器的耦合造成了Vcc對地短路，Vcc對地短路造成了匹配行的電壓預(yù)充電到Vcc/2。在預(yù)定的預(yù)充電時間后，SAE信號被驅(qū)動到高電平并且使P溝道晶體管截止，并且使Vcc從CMOS通路門的柵極和匹配行斷開。本發(fā)明的比較電路然后比較字A和字B的諸位，這描述如下。
每一個位比較塊(0到N)包括了接收字A的一位和補(bǔ)碼及從字B中的相應(yīng)位和相應(yīng)位補(bǔ)碼的比較電路，比較電路包括電耦合CMOS通路門以完成對應(yīng)位之間的同操作。比較電路包括一輸出線，它通常保持高電平以指示匹配的存在，輸出線耦連到由N和P溝道裝置組成的公共模式下降濾波器。比較電路的輸出線耦合到第一和第二P溝道晶體管的柵極。第一P溝道晶體管耦連到Vcc和第二P溝道晶體管與第一P溝道晶體管串聯(lián)。比較電路的輸出線也耦連到與第一和第二P溝道晶體管相串聯(lián)的一N溝道路晶體管的柵極，N溝道晶體管也耦連到地，第三個P溝道晶體管電耦連在第一和第二P溝道晶體管之間和連接到地，下降濾波器輸出線(在此參考為“比較輸出”)耦連在第二P溝道晶體管和N溝道晶體管之間，并同時連在第三P溝道晶體管的柵極。
在操作時，本發(fā)明的共模下降濾波器濾波比較電路輸出的相對短時間的電壓降落。這些瞬時的電壓降落例如是由于使用了為讀出存儲器的位置以恢復(fù)由本發(fā)明要比較的字的讀出放大器而產(chǎn)生的，作為讀出放大器電特性而產(chǎn)生的瞬時電壓擺動的結(jié)果，比較電路的通常高輸出可能降低。本發(fā)明的共模下降濾波器要求，比較電路的輸出線被驅(qū)動的比瞬間方式還低，借此把共模下降濾波器的通常低比較輸出線驅(qū)動到高狀態(tài)。
共模下降濾波器的比較輸出線耦連到在線連或電路內(nèi)的N溝道晶體管的柵極。線連或電路的N溝道晶體管耦連在匹配線和地之間，由于比較輸出線的正常狀態(tài)是低的，并以此指出匹配存在，在線連或電路的N溝道晶體管通常是截止的和并不導(dǎo)通電流。然而，如果比較輸出線被驅(qū)動為高，以此表示不匹配，在線或電路內(nèi)的N溝道晶體管導(dǎo)通并以此使匹配線接地。這樣，在位比較電路中的任一個中的不匹配將造成將匹配線驅(qū)動到地的結(jié)果。由于比較是在耦連到匹配線上的位比較塊的每一個在位和位比較基礎(chǔ)上瞬時完成的，因此本發(fā)明的執(zhí)行并不受要比較的位的數(shù)目的影響。
圖1概念性地示出了兩個二進(jìn)制字的位比較的現(xiàn)有技術(shù)；圖2(a)示出了字A和字B的位A0，B0的真值表和A0和B0之間進(jìn)行同操作得出的相應(yīng)結(jié)果C0；圖2(b)示出了第一數(shù)據(jù)字A和第二數(shù)據(jù)字B的相應(yīng)位之間執(zhí)行同操作的先有技術(shù)的靜態(tài)樹結(jié)構(gòu)；圖3示出了本發(fā)明的動態(tài)比較電路；圖4(a)和4(b)示出了使用本發(fā)明的匹配線的充電共享的預(yù)狀態(tài)的概念；圖5給出了本發(fā)明比較和匹配電路操作的時序圖；圖6給出了為比較兩個二進(jìn)制量而包括共模下降濾波器的本發(fā)明的比較塊電路。
本發(fā)明公開了比較兩個數(shù)字字的內(nèi)容和決定它們是否一致匹配的儀器和方法，本發(fā)明在計算機(jī)系統(tǒng)中具有廣泛的應(yīng)用，特別是那些計算機(jī)系統(tǒng)，在該系統(tǒng)中需要把從存儲器裝置中讀出的第一個字和從系統(tǒng)單獨(dú)的數(shù)字元件提供的第二個字加以比較。在下面的描述中給出大量具體的細(xì)節(jié)諸如電子元件，數(shù)據(jù)通路，裝置等等，以徹底地了解本發(fā)明。然而，這對本領(lǐng)域工作的技術(shù)人員是明顯的，無需這些具體細(xì)節(jié)也可以實(shí)施本發(fā)明，在其它實(shí)例中，不會造成理解發(fā)明困難的那些公知的電路和結(jié)構(gòu)就不詳細(xì)地描述了。
雖然本發(fā)明在需要比較兩個二進(jìn)制字的數(shù)據(jù)處理系統(tǒng)有廣泛的應(yīng)用，本發(fā)明的特定方面將使用在使用本發(fā)明給出優(yōu)選實(shí)施中所使用的表示信號和結(jié)構(gòu)的術(shù)語加以描述。例如，在它流行的形式中，本發(fā)明把提供給本發(fā)明比較電路的數(shù)據(jù)字和從存儲單元讀出的數(shù)據(jù)字加以比較。例如，使用讀出放大器完成存儲單元的讀出，讀出放大器的自然屬性是，設(shè)置在線上的先于讀出信息之間可能出現(xiàn)電壓降，如將要描述的，本發(fā)明提供用于抵消讀出放大器輸出的自然下降的儀器和方法。雖然本發(fā)明使用讀出放大器來讀出存儲器裝置的內(nèi)容時獲得進(jìn)行比較的兩個字中的一個，對先有技術(shù)人員而言，這將是明顯的，本發(fā)明并不局限使用讀出放大器，然而，為了完整和清楚起見，本發(fā)明將結(jié)合使用讀出放大器來獲得要比較的二進(jìn)制字中的一個的系統(tǒng)的前后關(guān)系來描述。
參看圖3，本發(fā)明的比較電路包括匹配線20，如圖所示位比較塊0至N耦連到匹配線20。如將在下面更詳細(xì)地描述的，每一個位比較塊比較字A和字B的相應(yīng)位，在該說明中，每一個位比較塊比較一位為字A定義為“TA”和為字B的一位定義為“SA”，它們相互比較，在本發(fā)明的實(shí)施例中，在此公開的比較電路把高速存儲器的標(biāo)識符位(TA)和讀出高速存儲器位置位(SA)加以比較。每一位比較塊(0至N)以線或連接的型式直接連接到匹配線20，本發(fā)明的位比較塊電路是動態(tài)的，而不是靜態(tài)的，而且位的比較速度與字長無關(guān)和由此提供了系統(tǒng)性能顯著改進(jìn)并超過了諸如圖2(a)和2(b)所示的現(xiàn)有技術(shù)系統(tǒng)。
鎖存器15耦連到匹配線20以鎖存位比較塊的比較操作的結(jié)果，鎖存器15包括串聯(lián)耦連的反相器17和19，N溝道晶體管21耦連到反相器19的輸出和地，晶體管21的柵極耦連到SAE，在當(dāng)前優(yōu)選的實(shí)施例中，充電共享的預(yù)充電電路20對匹配線20進(jìn)行預(yù)充電，充電共享的預(yù)充電電路20包括耦連到匹配線20的CMOS通路門22，CMOS通路門22包兩個N溝道和P溝道的器件和使用CMOS技術(shù)構(gòu)成，CMOS通路門22包括N溝道柵極28和P溝道柵極30，眾所周知，施加電壓(Vcc)到柵極28使N溝道柵極“打開”。如圖所示，反相器26耦連在CMOS通路門22的柵極28和30之間，這是很明顯的，把電壓Vcc加到結(jié)點(diǎn)23使CMOS通路22被打開。近而，反相器32也耦連在結(jié)點(diǎn)36和結(jié)點(diǎn)38之間，這如圖3所示。在通路門22打開時，電流流過在匹配線20和非匹配線50之間的通路門，結(jié)點(diǎn)36和結(jié)點(diǎn)38因此電短路。
在結(jié)點(diǎn)36和38之間耦連的反相器使Vcc對地短路。在本發(fā)明優(yōu)選的實(shí)施例中，反相器32的尺寸相對較小，因此，最小的電流通過反相器32流經(jīng)耦連結(jié)點(diǎn)36到結(jié)點(diǎn)38的線40，這對本領(lǐng)域的技術(shù)人員來說是很明顯的，Vcc對地短路造成了在匹配線20的電壓是Vcc/2，該電壓對應(yīng)著反相器32的連接點(diǎn)，這樣，依本發(fā)明的教導(dǎo)，匹配線因此預(yù)充電到Vcc/2，反相器32作為匹配信號的驅(qū)動器，因此允許匹配線50比匹配20加載更多。
本發(fā)明進(jìn)而包括耦連到充電共享預(yù)充電電路20的匹配反饋電路45，這如圖3所示。匹配反饋電路45近而在匹配命中時通過加速對匹配線20充電過程而增強(qiáng)了本發(fā)明的性能。如圖所示，匹配反饋電路45包括耦連到Vcc的P溝道晶體管47。晶體管47與第二個P溝道晶體管串聯(lián)連接，該晶體管連接到匹配線20上，晶體管47的柵極連接到反相器52以接收通過線54上的在該說明中稱為SAE的參考信號，線54也連接到在充電共享預(yù)充電電路20內(nèi)的P溝道晶體管58的柵極56。類似地，晶體管49的柵極60在結(jié)點(diǎn)38連接到匹配線50。如所示，P溝道晶體管65連接到在充電共享預(yù)充電電路20的Vcc，晶體管65的柵極連接到去接收被稱為BEQ的信號，充電共享預(yù)充電電路20和匹配反饋電路45的操作將在下面詳細(xì)地加以描述。
在操作時，每一個位比較塊(0至N)把字A的一位與第二字B的相應(yīng)位加以比較，如前所示，每一個位比較塊(0至N)以線連或電路的組態(tài)連接到匹配線20，匹配線20被預(yù)充電到Vcc/2電平，在比較周期開始時，BEQ信號被驅(qū)動到低，這樣P溝道晶體管65導(dǎo)通以允許電流從Vcc流出，類似地在比較周期開始時，SAE信號維持在低并且連到線54，并以此打開P溝道晶體管58以允許Vcc通過該裝置，通過圖3的圖示可以明顯地看出，如果晶體管65和58導(dǎo)通CMOS通路門22的柵極28也就打開了，同樣?xùn)艠O30也打開了。在預(yù)充電期間，由反相器52翻轉(zhuǎn)的低SAE信號將柵極50和晶體管47“截止”，這樣就不允許電流(Vcc)通過反饋電路45。這樣匹配線20和匹配線50是充電共享的和預(yù)充到Vcc/2的電壓電平。如圖3所示，線29連到結(jié)點(diǎn)23，線29近而連接到地的N溝道晶體管31。晶體管31的柵極連接到時鐘(φ2)，在充電共享的預(yù)充電時間，時鐘(φ2)是低的，因此使晶體管31截止，在本實(shí)施例中，在匹配輸出是有效時時鐘變?yōu)楦?見圖5)，高時鐘(φ2)造成了晶體管31導(dǎo)通，這樣使匹配線20和匹配線50斷開。
本發(fā)明使用了充電共享概念和預(yù)充電匹配線20以增加系統(tǒng)性能，簡捷地參看圖4，這里示出了本發(fā)明的充電共享的預(yù)充電匹配線20的概念、圖4(b)示出的情況是，匹配線，例如圖1所示的先有技術(shù)的匹配線被預(yù)先充電到電壓電平Vcc。在匹配的情況下(或者取決于邏輯組態(tài)“非匹配”)比較操作的結(jié)果必須把預(yù)充電的匹配線電壓電平拉到地，預(yù)充電匹配線和隨后放電匹配線到地所需的時間降低了系統(tǒng)的性能。作為比較，在圖4(a)示出了本發(fā)明的充電共享的匹配線的預(yù)置狀態(tài)，在預(yù)充電匹配線20到Vcc/2時，不是拉匹配線到Vcc或是放電匹配線20到地電平(這取決所選取的邏輯情況)所需的時間少于圖4(b)所示的情況。換句話說本發(fā)明比較電路的性能增加了，如圖4(a)和4(b)所示，不少于T2，這里T1等于使用本發(fā)明的充電共享的預(yù)充電條件下，拉匹配線20到Vcc或替換地放電匹配線由Vcc/2到地所需的時間，在圖中，T2等于需要放電匹配線從Vcc到地的時間。
再次參考圖3并結(jié)合時間圖5，本發(fā)明的操作將進(jìn)一步地詳細(xì)描述。在圖5中，時鐘信號(ClK)提供給本發(fā)明的系統(tǒng)，時鐘信號可以由內(nèi)部的或外部的時鐘源產(chǎn)生，在比較周期開始時，時鐘信號(80)的上升邊緣使信號BEQ被驅(qū)動為“高”和相應(yīng)的BEQ信號被驅(qū)動為低(用號82來表示)。跟隨在BEQ信號后面在預(yù)定的時間Tc后，產(chǎn)生的SAE信號被驅(qū)動為“高”(號84)。參看圖3，原先描述的晶體管47和49是P溝道器件當(dāng)沒有電壓加在柵極50，60時，這兩個晶體管是“導(dǎo)通”的。為了使晶體47通過電流，加在柵極50的電壓必須是低的(Vss)。類似地，為了使晶體管49流過電流，在棚極60的電壓也必須是低的(Vss)。在比較時，CMOS通路門包括N溝道柵極28，當(dāng)Vcc加到柵極28時該柵極是打開的。為了使柵極28打開，晶體管65和晶體管58必須是打開的，因?yàn)樗鼈凂詈系絍cc。
這是很明顯的，由于晶體管65和58是P溝道器件，連到SAE的BEQ和線54必須是低的，以使Vcc加到柵極28，并且以此預(yù)充電匹配線。從圖5可以最好地看出，信號BEQ被驅(qū)到低和信號SAE被驅(qū)動到高之間的時間是對應(yīng)著本發(fā)明的匹配線預(yù)充電時間(Tc)，匹配線預(yù)充電時間是匹配線預(yù)充電到Vcc/2的時間間隔。從圖中可以清楚地看出，信號SAE被驅(qū)動到高，晶體管58的柵極56關(guān)閉并以此防止電流流經(jīng)晶體管58和并且不再提供Vcc電壓到柵極28，正是柵極28防止了進(jìn)一步預(yù)充電匹配線20。驅(qū)動SAE信號高并以此結(jié)束Tc時間的定時是設(shè)計時考慮的設(shè)計選擇的事，出于描述的目的，本發(fā)明使用的用于產(chǎn)生信號BEQ，BEQ和SAE的機(jī)構(gòu)在此不再進(jìn)一步描述了，完成本發(fā)明的考慮是在于，匹配線的預(yù)充電時間應(yīng)是足夠大，以實(shí)現(xiàn)預(yù)充電匹配線20到Vcc/2。
如圖5所示，當(dāng)SAE信號被驅(qū)動到足夠高(84)匹配線預(yù)充電結(jié)束和第一字(SA)的諸位耦連到位比較塊0至N，在本發(fā)明優(yōu)選的實(shí)施例中，要被比較的字B的諸位(SA0至SAN)來于芯片的存儲器塊。類似地，要與字B諸位相比較的字A的諸位在本發(fā)明的實(shí)施例中從外部總線到位比較塊0至N。在該說明中仍使用慣例，字A的諸位(位TA0至TAN)和字B的對應(yīng)位(位SA0至SAN)加以比較，如圖5的定時圖可以看出，在匹配線20預(yù)充電完成之前，字A的諸位(TA0至TAN)已經(jīng)耦合到位比較塊的每一位，當(dāng)SAE的信號變高(84)結(jié)束匹配線預(yù)充電時間時，字B的諸位耦合到位比較塊，提供字B的諸位到位比較塊的定時設(shè)計成允許要被充電的匹配線有足夠的時間。近而，如將要描述的，本發(fā)明的位比較塊包括有由于讀出放大器的電氣特性而補(bǔ)償在讀出線上的自然電壓下降的電路。在當(dāng)前完成的實(shí)例中，信號SAE對應(yīng)讀出放大器的使能信號，使信號耦合到讀出要和外部提供的標(biāo)識符字進(jìn)行比較的存儲器位置的高速存儲器。這很明顯，本發(fā)明所揭示的操作和性能優(yōu)點(diǎn)具有的應(yīng)用遠(yuǎn)遠(yuǎn)超出當(dāng)前的實(shí)例。
繼續(xù)參看圖5，在接收包括字B的諸位的基礎(chǔ)上，位比較塊0至N比較包括字A的諸位(位TA0至TAN)和包括字B的諸位(位SA0至SAN)。如定時圖所示，耦合位SA0至SAN到位比較電路(見點(diǎn)90)產(chǎn)生了在匹配線20上的本發(fā)明的匹配輸出。鎖存器15鎖存匹配線20的狀態(tài)。將注意的是，在比較/鎖存期間當(dāng)匹配輸出被讀出時，充電共享的預(yù)充電電路20在電氣上使匹配線20和匹配線50斷開。BEQ信號(號為92)的上升邊緣使晶體管65截止，這樣不允許電流流過該器件。類似地，隨著BEQ(92)的上升沿，SAE信號被驅(qū)動為低(由數(shù)字94表示)。低的SAE信號使晶體管58的柵極56打開，使晶體管58打開，和關(guān)閉柵極50使晶體管47截止。由于BEQ是高電平，晶體管65截止和Vcc不能通過晶體管65耦合到晶體管58。這樣，晶體管47的柵極50的高信號造成了晶體管47是“截止”和不允許Vcc通過它。依此，在由位比較塊0至N和鎖存匹配線20所提供的匹配輸出的時間間隔，匹配線20在電氣上與匹配線50斷開。
結(jié)合圖5繼續(xù)看圖3，在匹配線20的比較/鎖存時間間隔，鎖存器15維持著匹配線20的狀態(tài)(匹配或不匹配)。作為匹配驅(qū)動器的反相器使該狀態(tài)翻轉(zhuǎn)，在匹配線具有匹配命中的情況下通過提供反饋到晶體管49的柵極該驅(qū)動器提供匹配線20。
參看圖6，本發(fā)明的位比較塊電路將參照示例的位比較塊(N)加以描述，如所示位比較塊N包括比較電路100，一共模下降濾波器電路102，一線連或電路104，比較電路100有效地包括同邏輯的柵極，用于比較的位AN和位BN提供給該柵極。與在該描述的句法相一致，并結(jié)合圖3的先前的討論，位AN和BN表示為TAN1， 和SAN。在本發(fā)明的實(shí)施例中， 和SAN是從芯片存儲器塊(未示出)提供的。而TAN和 的值是由外部總線(未示出)提供的。
比較電路100的輸出通過線120耦連到共模下降濾波器102的輸出，可以發(fā)現(xiàn)，如果字A和字B包括靜態(tài)字，這就不需要補(bǔ)償從存儲器來的這些字中的任一個，設(shè)計者可以選取在位比較器中不包括共模下降濾波器電路，這將要描述的，共模下降濾波器102通過濾去通過使用讀取存儲內(nèi)容的讀出放大器的使用而產(chǎn)生的不希望的電壓降落，如前所指出的，本優(yōu)選的實(shí)例使用讀出放大器去讀出高速存儲器和提供存儲器的輸出作為位SAN(和它的反相值 )到比較電路100，以和由外部總線中的耦合的靜態(tài)位值(TAN和 )加以比較。
繼續(xù)參看圖6，通過比較輸出線110本發(fā)明耦連到線或電路104共模下降濾波器102的輸出一般維持在低電平，并借此表示匹配已經(jīng)發(fā)生了。該線連或電路104包括具有棚極114的N溝道晶體管112，該柵極114在線110被驅(qū)動到高時打開。如果線110的狀態(tài)維持是低，晶體管112保持截止，在位比較塊(0到N)的任一位的單獨(dú)位不匹配的情況下，不匹配位比較電路的線110被驅(qū)動為高，這樣打開了柵極114和打開了N溝道晶體管112。如果晶體管112打開，在匹配線20的預(yù)充電電壓Vcc/2就被拉向地。
由于本例的原因，假設(shè) 是高(順序的TAN是低)，比較電路100的CMOS通路門116被打開，而相對應(yīng)的CMOS通路門18被截止。在圖6的比較電路100中，如果CMOS通路門或CMOS通路門118中的任一個導(dǎo)通，那末另一個就必須截止。如果 是高，和 是高，那末CMOS通路門116導(dǎo)通并造成線120被驅(qū)動為高。相反，如果 是低和 是高，由于CMOS通路118截止而使線120將維持為低。
本發(fā)明使用讀出存儲器位置以提供SAN和 信號的讀出放大器在周期開始時為高造成了 和SAN下降同時為低的情況。 和SAN下降同時為低的情況是由于信號的模擬屬性和讀出放大器的電特性。這很明顯，如果SAN和 下降為低電平，不論 或TAN的狀態(tài)如何，線120將變?yōu)榈汀?和SAN下降的瞬時變低的情況是瞬時的下降，這使線120上的電壓下降到低，這就可能產(chǎn)生在線110上指示在匹配線20上不存在匹配的錯誤的高信號，為了補(bǔ)償讀出放大器電氣瞬間下降造成的錯誤結(jié)果，共模下降濾波器102通過輸出線120和比較電路100的輸出相連。
如圖所示，共模下降濾波器包括耦合到Vcc的P溝道晶體管122，如所示，附加的P溝道晶體管128連接在晶體管122和124之間和地之間。P溝道晶體管128的柵極130連接在比較輸出線110上。如圖所示，近而，N溝道晶體管126耦連到線120。在操作時，如果線120維持為高，P溝道晶體管122和124維持截止和N溝道晶體管導(dǎo)通。如果晶體管126導(dǎo)通，比較輸出線110被連接到地。替換地，如果線120被驅(qū)動到低，P溝道晶體管122和124導(dǎo)通，耦連電壓Vcc到比較輸出線110和驅(qū)動比較輸出線為高，如前所指出的，把比較輸出線110為高打開了線連或電路104內(nèi)的晶體管112和把匹配線20拉到地電平。
這很明顯，例如讀出放大器電壓下降造成的線120的電壓電平瞬時下降，并不造成比較輸出線狀態(tài)的改變。通過在P溝道晶體管122，124之間和地放置的P溝道晶體管128，線120的輸出被濾波，在線120下降到低的情況，結(jié)點(diǎn)140被Vcc拉向高和通過晶體管128瞬時接地。在沒有晶體管128時，線120的低狀態(tài)將造成N溝道晶體管126截止和P溝道晶體管122和124導(dǎo)通，這樣拉比較輸出線110為高和產(chǎn)生錯誤的“不匹配”。然而，由于比較輸出線110連到P溝道晶體管128的柵極130，在柵極130的高狀態(tài)造成晶體管128的截止。這樣，這里存在著Vcc到地的耦連造成了功率的損失，和電壓在線120下降的短時間濾波。為了改變比較輸出線110的狀態(tài)，這就需要以固定的方式把線120驅(qū)動為高。在線120的電壓電平相對小的變化并不能把比較輸出線110驅(qū)動為高，這樣避免了虛假的錯誤信號到線連或電路104。
進(jìn)一步將注意的是，由于匹配線20被預(yù)充電到Vcc/2，在所有的匹配塊0至N指示“匹配”的情況下，通過匹配反饋線路45匹配線20將充電到Vcc。SAE上升為高把匹配線20的電平提高到反相器32的翻轉(zhuǎn)點(diǎn)。在“匹配”反相器32把使晶體管49導(dǎo)通的結(jié)點(diǎn)驅(qū)動到低，這樣使晶體管49導(dǎo)通，這樣將匹配線20充電到Vcc。然而，如果位比較塊的任何一個的比較輸出線(在圖6中的線110)的任何一個被驅(qū)動為高，這就表明，不匹配的情況發(fā)生了，對應(yīng)著晶體管112的晶體管導(dǎo)通，以此驅(qū)動匹配線20的狀態(tài)到地。依此，如所描述的本發(fā)明的動態(tài)比較電路完全不依賴于要比較字的長短。由于字A和字B之間的對應(yīng)諸位的比較是瞬間完成的，彼此相互獨(dú)立，字A和B的位長不再是確定比較操作速度的因素，如果比較字之間的諸位(0至N)中任何一個不匹配，匹配線20被拉向低，匹配線20的狀態(tài)被鎖存器鎖存，和匹配線的反相的狀態(tài)(匹配)被提供作為匹配線50的輸出。
如這里所披露的，本發(fā)明提供了改進(jìn)的高性能比較電路，本發(fā)明的比較電路包括充電共享預(yù)充電電路和提供高速預(yù)充電到匹配線的匹配反饋電路。近而，本發(fā)明提供了為每一位比較的一位比較塊，每一個位比較塊包括耦連到共模下降濾波器的一比較電路，共模下降濾波器濾除不需要的瞬時電壓變化，該電壓變化可能通過使用例如讀出存儲器元件的讀出放大器而產(chǎn)生的，共模下降濾波器提供比較輸出信號到線連或電路，該線連或電路耦連到匹配線，雖然參考圖1至6已經(jīng)描述了本發(fā)明，這很明顯，本發(fā)明可以使用在需要進(jìn)行高速位比較的各種系統(tǒng)中，參照附圖通過這里的描述可以理解為，足夠詳細(xì)地描述本發(fā)明使得在本領(lǐng)域工作的的技術(shù)人員能在各種應(yīng)用和系統(tǒng)環(huán)境中使用本發(fā)明。
權(quán)利要求
1.比較第一個數(shù)據(jù)字和第二個數(shù)據(jù)字的比較電路，每一個所說的數(shù)據(jù)字包括大量的位，所說的電路包括一匹配線；大量耦連到匹配線上的位比較電路，所說的位比較電路的每一位接收所說第一數(shù)據(jù)字的位和要比較的所說的第二數(shù)據(jù)字的相應(yīng)位，所說的位比較電路的每一位相互平行地比較所說的諸位，和提供輸出到所說的匹配線，使得如果所說的諸位是完全一致的匹配時所說的匹配線是在第一個狀態(tài)，和如果所說的諸位中的任一位不匹配，所說的匹配線是在第二個狀態(tài)；耦連到所說匹配線的讀出裝置以讀出所說匹配線的狀態(tài)并確定是否所說的第一和第二字是否匹配。
2.權(quán)利要求1的比較電路，其中，所說比較電路的每一位以線連或電路的形式連接到所說的匹配線。
3.權(quán)利要求2的比較電路，其中，所說的匹配線被預(yù)充電到Vcc/2的電壓電平。
4.權(quán)利要求3的比較電路，進(jìn)而包括一個連到所說匹配線的鎖存裝置，用于在所說的位比較電路完成所說的比較操作之后鎖存所說匹配線的狀態(tài)。
5.權(quán)利要求4的比較電路進(jìn)而包括一個連到所說匹配線的預(yù)充電裝置，用于在所說的位比較電路比較所說的第一和第二字之前把匹配線的電壓預(yù)充電到Vcc/2。
6.權(quán)利要求5的比較電路，其中，每一個所說的位比較電路包括一個同邏輯比較電路，用于比較所說第一字的位和所說第二字的相應(yīng)位。
7.權(quán)利要求6的比較電路進(jìn)而包括連到所說同邏輯比較電路的輸出的電壓下降濾波裝置，所說電壓下降濾波裝置濾除短時間的電壓降落。
8.權(quán)利要求7的比較電路進(jìn)而包括連到電壓下降濾波器的線連或電路，在所說的第一數(shù)據(jù)字不與所說第二數(shù)據(jù)字的對應(yīng)位相匹配時，所說的線連或電路將匹配線拉向地。
9.權(quán)利要求5的比較電路，其中，所說的線連或電路包括連在所說的匹配線和到地之間N溝道晶體管，當(dāng)出現(xiàn)所說的同邏輯電路指出所說的比較的諸位不匹配時，所說的N溝道晶體管通過電流。
10.權(quán)利要求9的比較電路，其中，所說的位比較所說的第一個字是由存儲器塊提供給位比較電路的，所說的存儲器塊包括使用讀出放大器讀出的存儲器單元。
11.比較第一數(shù)據(jù)字和第二數(shù)據(jù)字的方法，所說的一個數(shù)據(jù)字包括大量的位(N)，該方法包括如下的步驟提供包括第一和第二數(shù)據(jù)字的諸位到大量位比較電路；所說位比較電路從所說第一數(shù)據(jù)字中接收一位和從所說的要比較的第二數(shù)據(jù)字中接收相應(yīng)的位，每一個所說的位比較電路相互平行地比較所說的諸位和提供一個輸出，使得，如果所說的所有各位(N)一致匹配時，所說的輸出是在第一狀態(tài)，和如果所說位(N)的任何一位不匹配，所說的輸出在第二狀態(tài)；讀出所說的輸出狀態(tài)并且確定是否所說第一和所說第二字匹配。
12.權(quán)利要求11的方法，其中，每一個所說位比較電路以線連或電路的形式連到匹配線。
13.權(quán)利要求12的方法，其中，所說的匹配線以預(yù)充電的形式充到Vcc/2。
14.權(quán)利要求13的方法進(jìn)一步包括在所說的位比較電路完成所說的比較操作以后鎖存所說的匹配線狀況的方法。
15.權(quán)利要求14的方法進(jìn)一步地包括了在所說的位比較電路比較所說的第一和第二字之前把所說匹配線的電壓預(yù)充到Vcc/2的步驟。
16.權(quán)利要求15的方法，其中，每一個所說的位比較電路包括同邏輯電路，用于比較所說第一字的每一位和所說第二字的相應(yīng)的位。
17.權(quán)利要求16的方法進(jìn)一步包括連接接收所說同邏輯比較電路輸出的電壓下降濾波器裝置，所說的電壓下降濾波器濾除短時間的電壓下降。
18.權(quán)利要求17的方法進(jìn)而包括連到所說電壓下降濾波器的線連或電路，當(dāng)所說第一數(shù)據(jù)字的所說的位不與所說第二數(shù)據(jù)字的所說對應(yīng)位匹配時，所說的線連或電路把所述的匹配線拉到地。
19.權(quán)利要求15的方法，其中所說的線連或電路包括連接在所說的匹配線和地之間的N溝道晶體管，在所說的同邏輯電路指示所說的比較位不匹配的情況下所說N溝道晶體管通過電流。
20.權(quán)利要求19的方法，其中，包括所說的第一個字的所說的諸位從存儲器塊送到所說位比較電路，所說的存儲器塊包括使用讀出放大器讀出的存儲器單元。
21.一預(yù)充電電路包括一第一線；一第二線；連接在所說的第一線的第一結(jié)點(diǎn)和所說第二線的第二結(jié)點(diǎn)之間的反相器裝置；通路門連接在所說第一和第二線之間，當(dāng)Vcc加在所說通路門的柵極裝置時，所說通路門裝置電氣耦連所說第一線和第二線；連接在所說通路門所說的柵極裝置和Vcc之間的第一晶體管裝置，在施加信號到所說的第一晶體管裝置時提供所說的Vcc電壓到所說的通路門的所說的柵極裝置；施加Vcc到所說通路門裝置的所說的柵極裝置造成所說的通路門電氣地把所說第一和第二線耦連在一起，使Vcc對地短路，這樣預(yù)充電所說的第一線到Vcc/2的電壓電平，該電壓電平是所說反相器裝置的翻轉(zhuǎn)點(diǎn)。
22.權(quán)利要求21的電路進(jìn)而包括連接第一線和所說預(yù)充電電路的匹配反饋電路裝置。
23.權(quán)利要求22的電路，其中，所說的匹配反饋電路裝置包括連在Vcc和所說的第一線之間的第二晶體管裝置。
24.權(quán)利要求23的電路，其中所說的第一晶體管裝置包括第一和第二P溝道晶體管，所說的第一P溝道晶體管具有一第一柵極，和所說第二P溝道晶體管具有第二柵極。
25.權(quán)利要求24的電路，其中，所說的信號由施加到第二柵極信號SAE和施加到第一柵極的BEQ信號組成。
26.權(quán)利要求25的電路，其中，所說的匹配反饋電路裝置包括連在Vcc和所說的第一線之間的第三和第四個P溝道晶體管，所說的第三和第四個P溝道晶體管分別包括第三和第四個柵；
27.權(quán)利要求26的電路，其中，所說的第四個柵極連到所說的第二線和所說的柵極連到去接收所說SAE信號的反相的電壓值。
28.權(quán)利要求27的電路近而包括大量的連到所說第一線的位比較電路，每一所說的位比較電路接收所說第一數(shù)據(jù)字的一位和從要比較的第二數(shù)據(jù)字的相應(yīng)的位，每一個所說的位比較電路成相互平行地比較所說的諸位和提供輸出到所說的第一線，使得如果所說的諸位一致地匹配，所說的第一線在所說的Vcc電平。
29.權(quán)利要求28的電路，其中，在所說的位置中任何一位不存在匹配，所說的第一線被拉到地電平。
30.權(quán)利要求29的電路，其中，每一個所說位比較電路均以線連或電路的形式連到所說的第一線。
31.權(quán)利要求30的電路進(jìn)而包括連到所說第一線的鎖存裝置，用以在所說的位比較電路的所說比較操作完成之后鎖存所說第一線的電壓狀態(tài)。
32.權(quán)利要求31的電路，其中，每一個所說位比較電路包括一同邏輯比較電路，用以比較所說第一字的一位和所說第二字的相應(yīng)位。
33.權(quán)利要求32的電路，其中，所說的位比較電路包括連到接收所說同邏輯比較電路的輸出的電壓下降濾波器裝置，所說電壓下降電路濾除短時間的電壓降落。
34.一預(yù)充電電路，包括一匹配線；一非匹配線；連在所說匹配線上第一結(jié)點(diǎn)和所說匹配線上第二結(jié)點(diǎn)之間的反相器裝置；連在所說匹配線和所說匹配線之間的通路門，所說的通路門包括N溝道的柵極和P溝道的柵極，如果電壓Vcc加到所說通路門的所說N溝道的柵極和Vcc加到所說通路門的所說的P溝道的柵極，所說通路門電氣地連接所說的匹配線和匹配線，所說的P溝道柵極通過反相器連到所說通路門的所說N溝道的柵極；在所說通路門的所說N溝道柵極和Vcc之間串聯(lián)地連接著第一和第二P溝道晶體管，在施加BEQ信號到所說第一晶體管的所說N溝道的柵極和施加SAE信號到所說第二P溝道晶體管的柵極時把Vcc電壓加到所說通路門的所說N溝道的柵極；施加Vcc到所說通路門的所說N溝道的柵極使得通路門在電氣上把所說的匹配線和匹配線連在一起，短路Vcc到地，這樣預(yù)充電所說的匹配線和非區(qū)配線到Vcc/2電壓電平，該電壓是所說反相器裝置的翻轉(zhuǎn)點(diǎn)；在預(yù)充電所說的區(qū)配線和匹配線的預(yù)定時間內(nèi)施加所說SAE和BEQ信號的裝置。
35.權(quán)利要求34的電路進(jìn)而包括連到匹配線和所說的預(yù)充電電路的匹配反饋電路裝置。
36.權(quán)利要求35的電路，其中，所說的反饋電路裝置包括第三和第四P溝道晶體管，所說連到Vcc的第三P溝道晶體管與所說的第四P溝道晶體管串聯(lián)連接，所說第四P溝道晶體管連接到所說的匹配線。
37.權(quán)利要求36的電路，其中，所說第四P溝道晶體管包括連到所說匹配線的柵極和所說P溝道晶體管包括連到接收SAE信號的柵極。
38.權(quán)利要求37的電路進(jìn)而包括連接到所說匹配線的大量位比較電路，每一個所說的位比較電路接收從第一數(shù)據(jù)字來的一位和要比較的第二數(shù)據(jù)字的相應(yīng)位，每一個所說位比較電路相互平行地比較所說的諸位和提供一輸出到所說的匹配線，使得，如果所說的所有位均一致匹配時，所說的匹配線從Vcc/2的預(yù)充電狀態(tài)充電到Vcc。
39.權(quán)利要求38的電路，其中，在所說的位中的任一位不匹配時，所說的匹配線被拉到地電平。
40.權(quán)利要求39的電路，其中，每一位比較電路均以線連或電路的形式連到所說的匹配線。
41.權(quán)利要求40的電路進(jìn)而包括連到所說匹配線上的鎖存裝置，用于在所說的位比較電路完成所說的比較操作以后鎖存所說匹配線上的電壓狀態(tài)。
42.權(quán)利要求41的電路，其中，所說的位比較電路的每一位均為同邏輯比較電路，用于比較所說第一字的一位和所說第二字的相應(yīng)位。
43.權(quán)利要求42的電路，其中，所說位比較電路包括連到去接收所說同邏輯比較電路輸出的電壓下降濾波器裝置，所說電壓下降電路濾除短時間的電壓降落。
44.濾除瞬時電壓降的電路，包括一輸入線；連到電源(Vcc)的第一晶體管，該第一晶體管與連到地的第二晶體管相串連，所說第一晶體管包括連到所說輸入線的柵極；連到地和輸出線的第三晶體管，所說的第三晶體管包括連到所說輸入線的柵極，所說第三晶體管近而連到所說的第一晶體管；所說的第二晶體管包括柵極，所說第二晶體管的所說柵極連到所說的輸出線；其中，由不同于所說第三晶體管類型的第一類型晶體管組成所說的第一和第二晶體管，使得如果加到第一和第二晶體管的所說柵極使所說的第一和第二晶體管截止時，所說的第三晶體導(dǎo)通。
45.權(quán)利要求44的電路近而包括和所說第一和第二晶體管相同類型的第四個晶體管，所說的第四晶體管連在所說第一晶體管和第三晶體管之間，所說第四晶體管包括連到所說輸入線的柵極。
46.權(quán)利要求45的電路，其中，所說第一，第二和第四晶體管是P溝道型晶體管。
47.權(quán)利要求46的電路，其中，所說第三晶體管是N溝道型晶體管。
48.權(quán)利要求47的電路，其中，所說的輸入線一般維持在約Vcc的電壓電平，使得所說的第一和第四晶體管截止和所說的第三晶體管導(dǎo)通。
49.權(quán)利要求48的電路，其中，如果所說輸入線近似為Vcc電平，所說的輸出線被拉到地。
50.權(quán)利要求49的電路，其中，在所說的輸入線的所說電壓降到低于Vcc電平時，所說的第一，第二和第四晶體管導(dǎo)通，所說的第三晶體管截止，這樣耦連Vcc到地電平。
51.權(quán)利要求50的電路，其中，如果所說輸入線的所說電壓電平降落到低電平達(dá)到預(yù)定的時間，所說的輸出線被拉向Vcc。
52.濾除在輸入線內(nèi)的瞬時電壓降落的電路，所說的輸入線通常驅(qū)動到近似Vcc電平，所說的電路包括連到Vcc的第一P溝道晶體管，所說第一晶體管包括連到所說輸入線的柵極；與所說第一晶體管相串聯(lián)的第二P溝道晶體管，所說的第二晶體管包括連到所說輸入線的柵極；與所說第二P溝道晶體管串聯(lián)連接和并連到地的N溝道晶體管，所說的N溝道晶體管進(jìn)而連到輸出線，所說的輸出線通常被拉到地電位；連在所說第一和第二P溝道晶體管之間的第三P溝道晶體管，所說的第三P溝道晶體管近而串接到地和有一個連接到所說輸出線的柵極。
53.權(quán)利要求52的電路，其中，如果所說的輸入線近似為Vcc，那末所說的輸出線被拉向地電平。
54.權(quán)利要求53的電路，其中，在所說的輸入線的電壓降到比Vcc電平低時，所說的第一，第二和第三晶體管導(dǎo)通，所說N溝道晶體管截止，以此耦聯(lián)Vcc到地。
55.權(quán)利要求54的電路，如所說輸入線的電壓電平降到所說的低電壓電平達(dá)到預(yù)定的時間時，所說的輸出線被拉向Vcc。
56.權(quán)利要求55的電路，其中，所說的輸入線是連到比較電路的輸出。
57.權(quán)利要求56的電路，所說的輸出線連接線連或電路的輸入。
58.權(quán)利要求57的電路，其中，所說的線連或電路包括串聯(lián)在地和匹配線之間的第二個N溝道晶體管，所說第二N溝道晶體管具有連到輸出線的柵極。
59.權(quán)利要求58的電路，其中，所說的濾波器電路，所說的比較電路和所說的線連或電路組成一位比較電路，所說位比較電路比較從第一數(shù)據(jù)字來的一位和從第二數(shù)據(jù)字來的相應(yīng)位。
60.權(quán)利要求59的電路進(jìn)而包括大量的所說的位比較電路，每一個所說的位比較電路連到所說的匹配線。
61.權(quán)利要求60的電路，其中，所說位比較電路相互平行地操作和從所說的每一個線連或電路提供輸出，使得，如果所說第一和第二數(shù)據(jù)字的所說的諸對應(yīng)位中的任何一位不匹配，所說的匹配線被拉向地電平。
62.權(quán)利要求61的電路進(jìn)而包括連到匹配線上的讀出裝置，用以讀出所說匹配線的狀態(tài)并確定是否第一和第二數(shù)據(jù)字一致地匹配。
全文摘要
比較兩個數(shù)字字的內(nèi)容并決定是否他們匹配的儀器和方法，其中高速比較電路包括以線連或電路連到匹配線的大量位比較塊電路(O至N)，每個位比較塊電路接收要與第二個字B的相應(yīng)位比較的第一個字A的一位，一連到匹配線的充電共享的預(yù)充電電路，用以預(yù)充電匹配線到Vcc/2，一連接匹配線和充電預(yù)充電電路的匹配反饋電路以改預(yù)充電速度，一連接到匹配線的鎖存器在比較操作后電氣鎖存匹配線狀態(tài)。
文檔編號G06F7/04GK1139841SQ95118900
公開日1997年1月8日 申請日期1995年11月9日 優(yōu)先權(quán)日1994年11月9日
發(fā)明者P·班尼吉, A·V·吉亞, P·T·荘 申請人:索尼電子有限公司