技術(shù)特征：

1.一種asic芯片中多種hash算法并行運算控制優(yōu)化方法，其特征在于，所述方法包括以下步驟：

2.根據(jù)權(quán)利要求1所述的asic芯片中多種hash算法并行運算控制優(yōu)化方法，其特征在于，分析sha-256處理單元的流水線，以確定流水線級數(shù)，包括：

3.根據(jù)權(quán)利要求2所述的asic芯片中多種hash算法并行運算控制優(yōu)化方法，其特征在于，根據(jù)電路圖，識別sha-256處理單元中的不同流水線階段，包括：

4.根據(jù)權(quán)利要求3所述的asic芯片中多種hash算法并行運算控制優(yōu)化方法，其特征在于，對每個功能模塊進行細化，識別出構(gòu)成流水線的各個階段，包括：

5.根據(jù)權(quán)利要求4所述的asic芯片中多種hash算法并行運算控制優(yōu)化方法，其特征在于，將處理后的消息分割成固定大小的塊，每個塊的大小為512位，包括：

6.根據(jù)權(quán)利要求5所述的asic芯片中多種hash算法并行運算控制優(yōu)化方法，其特征在于，根據(jù)處理性能，確定對應(yīng)的個體，隨機選擇兩個個體，以一定的交叉率交換個體的部分分割點位置，生成新的個體，包括：

7.根據(jù)權(quán)利要求6所述的asic芯片中多種hash算法并行運算控制優(yōu)化方法，其特征在于，根據(jù)流水線級數(shù)，確定模式選擇矩陣，包括：

8.一種asic芯片中多種hash算法并行運算控制優(yōu)化系統(tǒng)，其特征在于，應(yīng)用于如權(quán)利要求1至6任一項所述的方法中，包括：

9.一種計算設(shè)備，其特征在于，包括：

10.一種計算機可讀存儲介質(zhì)，其特征在于，所述計算機可讀存儲介質(zhì)中存儲有程序，該程序被處理器執(zhí)行時實現(xiàn)如權(quán)利要求1至7中任一項所述的方法。

技術(shù)總結(jié)
本發(fā)明提供一種ASIC芯片中多種HASH算法并行運算控制優(yōu)化方法，涉及數(shù)據(jù)處理技術(shù)領(lǐng)域，所述方法包括：根據(jù)模式選擇矩陣，調(diào)度不同的SHA?256處理單元和流水線階段，以得到調(diào)整后的SHA?256處理單元；為每個調(diào)整后的SHA?256處理單元添加一個控制信號，控制信號用于控制SHA?256處理單元運算的啟動和停止；優(yōu)化調(diào)整后的SHA?256處理單元之間的任務(wù)分配方案，用每個粒子表示一個特定的任務(wù)分配方案；定義一個用于評估每種任務(wù)分配方案性能的適應(yīng)度函數(shù)；根據(jù)適應(yīng)度函數(shù)，計算每個粒子的適應(yīng)度，更新粒子的速度和位置，迭代操作，直到達到預(yù)設(shè)的迭代次數(shù)，以得到最終的任務(wù)分配方案。本發(fā)明可以提高數(shù)據(jù)處理的效率和性能。

技術(shù)研發(fā)人員：李磊,孫肖晗
受保護的技術(shù)使用者：宜安芯微電子（江蘇）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19