本實(shí)用新型涉及OTG(On The Go)供電技術(shù)領(lǐng)域，更為具體地，涉及一種OTG的供電控制系統(tǒng)。

背景技術(shù)：

OTG是近年來興起的一項(xiàng)新技術(shù)。利用OTG技術(shù)可以在沒有PC的情況下，實(shí)現(xiàn)設(shè)備間的數(shù)據(jù)傳輸，例如，通過OTG技術(shù)，可以使數(shù)碼相機(jī)的USB 接口直接與打印機(jī)的USB接口連接，從而實(shí)現(xiàn)在沒有電腦做主機(jī)的情況下兩個(gè)設(shè)備間數(shù)據(jù)的直接傳輸。在沒有充電器或沒有電源內(nèi)的情況下，也可以利用OTG技術(shù)，實(shí)現(xiàn)兩個(gè)設(shè)備間的相互充電，例如A設(shè)備與B設(shè)備通過OTG 線連接，當(dāng)A設(shè)備作為主設(shè)備，B設(shè)備作為從設(shè)備時(shí)，A設(shè)備向B設(shè)備供電。但在A設(shè)備向B設(shè)備供電的過程中，B設(shè)備的CPU突然停止工作，此時(shí)A 設(shè)備仍然會(huì)向B設(shè)備供電，導(dǎo)致燒壞B設(shè)備的CPU。

技術(shù)實(shí)現(xiàn)要素：

鑒于上述問題，本實(shí)用新型的目的是提供一種OTG的供電控制系統(tǒng)，以解決在從設(shè)備的CPU停止工作時(shí)，主設(shè)備向從設(shè)備供電會(huì)燒毀從設(shè)備CPU的問題。

本實(shí)用新型提供的OTG的供電控制系統(tǒng)，包括：CPU、micro USB接口、電壓輸出控制模塊和電壓輸入控制模塊，電壓輸出控制模塊包括第一P溝道增強(qiáng)型MOS管，電壓輸入控制模塊包括N溝道增強(qiáng)型MOS管和第二P溝道增強(qiáng)型MOS管；其中，CPU的OTG_DN引腳與micro USB接口的D-引腳連接；CPU的OTG_DP引腳與micro USB接口的D+引腳連接；CPU的 USB_OTG_ID引腳與micro USB接口的ID引腳連接；CPU的OTG_POW_EN 引腳與第一P溝道增強(qiáng)型MOS管的柵極連接，第一P溝道增強(qiáng)型MOS管的源極接入CPU的5V供電電源，第一P溝道增強(qiáng)型MOS管的漏極與micro USB 接口的VBUS引腳連接，第一P溝道增強(qiáng)型MOS管的襯底接地，在第一P 溝道增強(qiáng)型MOS管的柵極與源極之間并聯(lián)有第一電阻；CPU的 P5V0_OTG_VBUS引腳與第二P溝道增強(qiáng)型MOS管的漏極連接，第二P溝道增強(qiáng)型MOS管的柵極與N溝道增強(qiáng)型MOS管的漏極連接，第二P溝道增強(qiáng)型MOS管的源極與micro USB接口的VBUS引腳連接，第二P溝道增強(qiáng)型MOS管的襯底與源極連接，在第二P溝道增強(qiáng)型MOS管的源極與漏極之間并聯(lián)有第一肖特基二極管，在第二P溝道增強(qiáng)型MOS管的源極與柵極之間并聯(lián)有第二電阻，在第二P溝道增強(qiáng)型MOS管的漏極與柵極之間并聯(lián)有第一電容；N溝道增強(qiáng)型MOS管的源極與襯底連接后接地，N溝道增強(qiáng)型MOS 管的柵極通過第三電阻接入CPU的3.3V供電電源，在N溝道增強(qiáng)型MOS管的源極與漏極之間并聯(lián)有第二肖特基二極管；micro USB接口的GND引腳接地；micro USB接口的VBUS引腳通過第二電容接地。

利用上述根據(jù)本實(shí)用新型提供的OTG的供電控制系統(tǒng)，在從設(shè)備的CPU 停止工作時(shí)，通過電壓輸入控制模塊斷開主設(shè)備向該從設(shè)備的CPU輸入的5V 電壓，從而避免燒壞從設(shè)備的CPU。

附圖說明

通過參考以下結(jié)合附圖的說明，并且隨著對(duì)本實(shí)用新型的更全面理解，本實(shí)用新型的其它目的及結(jié)果將更加明白及易于理解。在附圖中：

圖1為根據(jù)本實(shí)用新型實(shí)施例的OTG的供電控制系統(tǒng)的結(jié)構(gòu)示意圖。

其中的附圖標(biāo)記為：CPU1、micro USB接口2、第一P溝道增強(qiáng)型MOS 管3、N溝道增強(qiáng)型MOS管4、第二P溝道增強(qiáng)型MOS管5、第一電阻6、第二電阻7、第三電阻8、第一電容9、第二電容10、第三電容11、第一肖特基二極管12、第二肖特基二極管13。

在所有附圖中相同的標(biāo)號(hào)指示相似或相應(yīng)的特征或功能。

具體實(shí)施方式

在下面的描述中，出于說明的目的，為了提供對(duì)一個(gè)或多個(gè)實(shí)施例的全面理解，闡述了許多具體細(xì)節(jié)。然而，很明顯，也可以在沒有這些具體細(xì)節(jié)的情況下實(shí)現(xiàn)這些實(shí)施例。在其它例子中，為了便于描述一個(gè)或多個(gè)實(shí)施例，公知的結(jié)構(gòu)和設(shè)備以方框圖的形式示出。

OTG線的兩端分別連接一個(gè)設(shè)備，其中的一個(gè)為主設(shè)備，另一個(gè)為從設(shè)備，本實(shí)用新型以主設(shè)備為例對(duì)OTG的供電控制系統(tǒng)進(jìn)行說明，從設(shè)備同理可得。

圖1示出了根據(jù)本實(shí)用新型實(shí)施例的OTG的供電控制系統(tǒng)的結(jié)構(gòu)。

如圖1所示，本實(shí)用新型實(shí)施例提供的OTG的控制裝置，包括：CPU1、 micro USB接口2、電壓輸出控制模塊和電壓輸入控制模塊，下面分別對(duì)這五個(gè)組成部分的結(jié)構(gòu)進(jìn)行說明。

CPU1包括OTG_DN引腳、OTG_DP引腳、USB_OTG_ID引腳、 OTG_POW_EN引腳和P5V0_OTG_VBUS引腳，CPU1需要一個(gè)精準(zhǔn)的供電順序，在本實(shí)用新型中只需要供電順序中的5V和3.3V這兩個(gè)供電電壓。

micro USB接口2用于通過OTG線與設(shè)備連接，micro USB接口2包括 D+引腳、D-引腳、ID引腳、VBUS引腳和GND引腳。

電壓輸出控制模塊用于控制CPU1向從設(shè)備輸出的電壓的接通或斷開，電壓輸出控制模塊包括第一P溝道增強(qiáng)型MOS(Meta Oxide Semiconductor) 管3，MOS管的全稱為金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管。

電壓輸入控制模塊用于將向從設(shè)備輸出的5V電壓接到CPU1上，以及，在主設(shè)備切換為從設(shè)備時(shí)，將主設(shè)備輸入的5V電壓接到CPU1上，還用于在在主設(shè)備切換為從設(shè)備，且CPU1停止工作時(shí)，將主設(shè)備接到CPU1上的5V 電壓斷開。電壓輸入控制模塊包括N溝道增強(qiáng)型MOS管4和第二P溝道增強(qiáng)型MOS管5。

上面對(duì)OTG的供電控制系統(tǒng)的五個(gè)組成部分的結(jié)構(gòu)進(jìn)行了說明，下面將詳細(xì)說明OTG的供電控制系統(tǒng)的五個(gè)組成部分之間的連接方式。

參考圖1，CPU1的OTG_DN引腳與micro USB接口2的D-引腳連接， CPU的OTG_DP引腳與micro USB接口的D+引腳連接，從而實(shí)現(xiàn)CPU1與 micro USB接口2之間的差分?jǐn)?shù)據(jù)傳輸。

CPU1的USB_OTG_ID引腳與micro USB接口的ID引腳連接，micro USB 接口2的ID引腳用于檢測(cè)插入micro USB接口2的設(shè)備是主設(shè)備還是從設(shè)備，主設(shè)備與從設(shè)備均包括micro USB接口2，在兩個(gè)設(shè)備之間，默認(rèn)micro USB 接口2的ID引腳接地的設(shè)備為主設(shè)備，即，當(dāng)CPU1對(duì)應(yīng)的micro USB接口2的ID引腳接地時(shí)，檢測(cè)插入micro USB接口2的設(shè)備為從設(shè)備，當(dāng)CPU1 對(duì)應(yīng)的micro USB接口2的ID引腳浮空時(shí)，識(shí)別為插入micro USB接口2的設(shè)備為主設(shè)備。

需要說明的是，在CPU1工作時(shí)，micro USB接口2的ID引腳才會(huì)進(jìn)行檢測(cè)，當(dāng)CPU1停止工作時(shí)，micro USB接口2插入任何設(shè)備也不會(huì)檢測(cè)。

CPU1的OTG_POW_EN引腳與第一P溝道增強(qiáng)型MOS管3的柵極連接，第一P溝道增強(qiáng)型MOS管3的源極接入CPU1的5V供電電源，第一P溝道增強(qiáng)型MOS管3的漏極與micro USB接口2的VBUS引腳連接，第一P溝道增強(qiáng)型MOS管3的襯底接地。

OTG_POW_EN引腳為CPU1的使能引腳，輸出低電平有效，輸出高電平無效，當(dāng)CPU1的OTG_POW_EN引腳輸出低電平時(shí)，導(dǎo)通第一P溝道增強(qiáng)型MOS管3的源極與漏極，從而將CPU1的5V供電電源與micro USB接口 2的VBUS引腳接通，通過micro USB接口2的VBUS引腳向從設(shè)備輸出5V 電壓。

在第一P溝道增強(qiáng)型MOS管的柵極與源極之間并聯(lián)有第一電阻6，第一電阻6起到默認(rèn)CPU1的OTG_POW_EN引腳為高電平狀態(tài)，即不輸出狀態(tài)，通過CPU1的OTG_POW_EN引腳輸出的高低電平狀態(tài)來控制第一P溝道增強(qiáng)型MOS管的導(dǎo)通或截止，從而控制電壓輸出控制模塊的處于通路狀態(tài)或斷開狀態(tài)。

CPU1的P5V0_OTG_VBUS引腳與第二P溝道增強(qiáng)型MOS管5的漏極連接，第二P溝道增強(qiáng)型MOS管5的柵極與N溝道增強(qiáng)型MOS管4的漏極連接，第二P溝道增強(qiáng)型MOS管5的源極與micro USB接口2的VBUS引腳連接，第二P溝道增強(qiáng)型MOS管5的襯底與源極連接，在第二P溝道增強(qiáng)型MOS管5的源極與漏極之間并聯(lián)有第一肖特基二極管12，第一肖特基二極管12的陽極與第二P溝道增強(qiáng)型MOS管5的漏極連接，第一肖特基二極管12的陰極與第二P溝道增強(qiáng)型MOS管5的源極連接，起到保護(hù)第二P溝道增強(qiáng)型MOS管5的作用。

在第二P溝道增強(qiáng)型MOS管5的源極與柵極之間并聯(lián)有第二電阻7，第二電阻7起到默認(rèn)micro USB接口2的VBUS引腳為高電平狀態(tài)，即不輸出狀態(tài)。

在第二P溝道增強(qiáng)型MOS管的漏極與柵極之間并聯(lián)有第一電容9，第一電容9起到濾波的作用。

N溝道增強(qiáng)型MOS管4的源極與N溝道增強(qiáng)型MOS管4的襯底連接后接地，N溝道增強(qiáng)型MOS管4的柵極通過第三電阻8接入CPU1的3.3V供電電源。在CPU1工作時(shí)，3.3V供電電源一直向CPU1提供3.3V的電壓，3.3V 的電壓為低電平，即輸出狀態(tài)；而當(dāng)3.3V供電電源斷開時(shí)，N溝道增強(qiáng)型 MOS管4截止，第二P溝道增強(qiáng)型MOS管5截止，CPU1的P5V0_OTG_VBUS 與micro USB接口2的VBUS斷開，CPU1停止工作。

在CPU1工作時(shí)，導(dǎo)通N溝道增強(qiáng)型MOS管4，由于N溝道增強(qiáng)型MOS 管4的漏極與第二P溝道增強(qiáng)型MOS管5的柵極連接，從而導(dǎo)通第二P溝道增強(qiáng)型MOS管5，此時(shí)，電壓輸入控制模塊處于通路狀態(tài)，micro USB接口 2的VBUS引腳向從設(shè)備輸出的5V電壓通過電壓輸入控制模塊接到CPU1的 P5V0_OTG_VBUS引腳上，具體是通過第二P溝道增強(qiáng)型MOS管5將micro USB接口2的VBUS引腳向從設(shè)備輸出的5V電壓接到CPU1的 P5V0_OTG_VBUS引腳上，N溝道增強(qiáng)型MOS管4起到導(dǎo)通或截止第二P 溝道增強(qiáng)型MOS管5的作用，N溝道增強(qiáng)型MOS管4為導(dǎo)通狀態(tài)，第二P 溝道增強(qiáng)型MOS管5也為導(dǎo)通狀態(tài)，N溝道增強(qiáng)型MOS管4為截止?fàn)顟B(tài)，第二P溝道增強(qiáng)型MOS管5也為截止?fàn)顟B(tài)，即第二P溝道增強(qiáng)型MOS管5 的狀態(tài)與N溝道增強(qiáng)型MOS管4的狀態(tài)相同。

在CPU1停止工作時(shí)，截止N溝道增強(qiáng)型MOS管4的導(dǎo)通，由于N溝道增強(qiáng)型MOS管4的漏極與第二P溝道增強(qiáng)型MOS管5的柵極連接，從而截止第二P溝道增強(qiáng)型MOS管5的導(dǎo)通，電壓輸入控制模塊處于斷開狀態(tài)，當(dāng)micro USB接口2接入的是主設(shè)備時(shí)，主設(shè)備向CPU1的P5V0_OTG_VBUS 引腳提供的5V電壓會(huì)由于壓輸入控制模塊處于斷開狀態(tài)的原因被斷開。

本實(shí)用新型中CPU1停止工作是指CPU1掉電后休眠的情況。

在N溝道增強(qiáng)型MOS管的源極與漏極之間并聯(lián)有第二肖特基二極管13，第二肖特基二極管13的陽極與N溝道增強(qiáng)型MOS管13的源極連接后接地，第二肖特基二極管13的陰極與N溝道增強(qiáng)型MOS管13的漏極連接，防止N 溝道增強(qiáng)型MOS管13的漏極電壓低于源極電壓導(dǎo)致的N溝道增強(qiáng)型MOS 管13損壞，從而起到保護(hù)N溝道增強(qiáng)型MOS管的源極13的作用。

micro USB接口2的GND引腳接地；以及，micro USB接口2的VBUS 引腳通過第二電容10接地，第二電容10起到濾波的作用。

上述內(nèi)容詳細(xì)說明了本實(shí)用新型提供的OTG的供電控制系統(tǒng)的結(jié)構(gòu)。利用上述OTG的供電控制系統(tǒng)對(duì)主設(shè)備與從設(shè)備的VBUS電壓進(jìn)行控制的過程，包括如下三種情況：

第一種情況為：在CPU工作且micro USB接口接入從設(shè)備時(shí)，CPU的 OTG_POW_EN引腳輸出低電平，導(dǎo)通電壓輸出控制模塊的第一P溝道增強(qiáng)型MOS管，將CPU的5V供電電源與micro USB接口的VBUS引腳接通，通過micro USB接口的VBUS引腳向從設(shè)備輸出5V電壓；以及，通過電壓輸入控制模塊的第二P溝道增強(qiáng)型MOS管將5V電壓接到CPU的 P5V0_OTG_VBUS引腳上。

第一種情況是主設(shè)備通過micro USB接口向從設(shè)備供電，供電電壓為5V，并將供電電壓接到CPU的P5V0_OTG_VBUS引腳上。

第二種情況為：在CPU工作且micro USB接口接入主設(shè)備時(shí)，CPU的 OTG_POW_EN引腳輸出高電平，截止第一P溝道增強(qiáng)型MOS管，將CPU 的5V供電電源與micro USB接口的VBUS引腳斷開；以及，通過第二P溝道增強(qiáng)型MOS管將主設(shè)備輸出的5V電壓接到CPU的P5V0_OTG_VBUS引腳上。

第二種情況是主設(shè)備切換為從設(shè)備，斷開向外輸出的5V電壓，并接收主設(shè)備向從設(shè)備提供的5V電壓，將該5V電壓接到從設(shè)備的CPU的 P5V0_OTG_VBUS引腳上。

第三種情況為：在CPU停止工作、CPU的3.3V供電電源斷開，且micro USB接口接入主設(shè)備時(shí)，通過截止第一P溝道增強(qiáng)型MOS管，將CPU的5V 供電電源與micro USB接口的VBUS引腳斷開；以及，通過截止電壓輸入控制模塊的N溝道增強(qiáng)型MOS管，截止第二P溝道增強(qiáng)型MOS管，將主設(shè)備接到CPU的P5V0_OTG_VBUS引腳上的5V電壓斷開。

當(dāng)從設(shè)備的CPU停止工作時(shí)，主設(shè)備再向從設(shè)備的CPU供電，會(huì)燒壞從設(shè)備的CPU。因此，當(dāng)從設(shè)備的CPU停止工作時(shí)，需要斷開主設(shè)備向從設(shè)備提供的電壓。

在從設(shè)備的CPU停止工作時(shí)，向從設(shè)備供電的3.3V供電電源會(huì)自動(dòng)斷開變?yōu)椴惠敵鰻顟B(tài)，從而截止N溝道增強(qiáng)型MOS管、截止第二P溝道增強(qiáng)型MOS管的導(dǎo)通，使電壓輸入控制模塊的處于斷開狀態(tài)，從而將主設(shè)備接到從設(shè)備的CPU的P5V0_OTG_VBUS引腳上的5V電壓斷開。

以上所述，僅為本實(shí)用新型的具體實(shí)施方式，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。因此，本實(shí)用新型的保護(hù)范圍應(yīng)所述以權(quán)利要求的保護(hù)范圍為準(zhǔn)。