1.一種接口兼容電路，其特征在于，包括SATA連接器電路，mSATA連接器電路，主控電路邏輯接口以及存儲有所述主控電路邏輯接口的接入設(shè)備類型代碼與相應(yīng)的接入設(shè)備類型的對應(yīng)關(guān)系表、所述接入設(shè)備類型與讀寫方式的對應(yīng)關(guān)系表的主控電路，其中，所述接入設(shè)備類型包括SATA接口的機械硬盤、SATA接口的機械固態(tài)混合硬盤、SATA接口的固態(tài)硬盤以及mSATA接口的固態(tài)硬盤；
所述SATA連接器電路和所述mSATA連接器電路分別與所述主控電路邏輯接口連接，所述主控電路邏輯接口與所述主控電路連接；
所述接入設(shè)備類型與讀寫方式的對應(yīng)關(guān)系表中，SATA接口的機械硬盤的接入設(shè)備類型與順序讀取、緩存寫入的讀寫方式對應(yīng)；SATA接口的機械固態(tài)混合硬盤的接入設(shè)備類型與順序讀取、負(fù)載均衡寫入的讀寫方式對應(yīng)；SATA接口的固態(tài)硬盤或mSATA接口的固態(tài)硬盤的接入設(shè)備類型與隨機讀取、負(fù)載均衡寫入的讀寫方式對應(yīng)。
2.根據(jù)權(quán)利要求1所述的接口兼容電路，其特征在于，所述SATA連接器電路包括SATA連接器、第一電容、第二電容、第三電容以及第四電容，所述第一電容的一端連接所述SATA連接器的第一差分接收引腳，所述第一電容的另一端連接所述主控電路的第一差分接收引腳；所述第二電容的一端連接所述SATA連接器的第二差分接收引腳，所述第二電容的另一端連接所述主控電路的第二差分接收引腳；所述第三電容的一端連接所述SATA連接器的第一差分發(fā)送引腳，所述第三電容的另一端連接所述主控電路的第一差分發(fā)送引腳；所述第四電容的一端連接所述SATA連接器的第二差分發(fā)送引腳，所述第四電容的另一端連接所述主控電路的第二差分發(fā)送引腳。
3.根據(jù)權(quán)利要求2所述的接口兼容電路，其特征在于，還包括第一電路板，所述SATA連接器、所述第一電容、所述第二電容、所述第三電容以及所述第四電容依次設(shè)置于所述第一電路板。
4.根據(jù)權(quán)利要求2所述的接口兼容電路，其特征在于，所述第一電容、所述第二電容、所述第三電容以及所述第四電容均為10nF的電容。
5.根據(jù)權(quán)利要求1所述的接口兼容電路，其特征在于，所述mSATA連接器電路包括mSATA連接器、第五電容、第六電容、第七電容以及第八電容，所述第五電容的一端連接所述mSATA連接器的第一差分接收引腳，所述第五電容的另一端連接所述主控電路的第一差分接收引腳；所述第六電容的一端連接所述mSATA連接器的第二差分接收引腳，所述第六電容的另一端連接所述主控電路的第二差分接收引腳；所述第七電容的一端連接所述mSATA連接器的第一差分發(fā)送引腳，所述第七電容的另一端連接所述主控電路的第一差分發(fā)送引腳；所述第八電容的一端連接所述mSATA連接器的第二差分發(fā)送引腳，所述第八電容的另一端連接所述主控電路的第二差分發(fā)送引腳。
6.根據(jù)權(quán)利要求5所述的接口兼容電路，其特征在于，還包括第二電路板，所述mSATA連接器、所述第五電容、所述第六電容、所述第七電容以及所述第八電容依次設(shè)置于所述第二電路板。
7.根據(jù)權(quán)利要求5所述的接口兼容電路，其特征在于，所述第五電容、所述第六電容、所述第七電容以及所述第八電容均為10nF的電容。
8.根據(jù)權(quán)利要求1-7中任意一項所述的接口兼容電路，其特征在于，所述主控電路包括GL830主控芯片。
9.根據(jù)權(quán)利要求1-7中任意一項所述的接口兼容電路，其特征在于，所述主控電路還包括當(dāng)所述接入設(shè)備類型為SATA接口的固態(tài)硬盤或mSATA接口的固態(tài)硬盤時，所述SATA接口的固態(tài)硬盤或所述mSATA接口的固態(tài)硬盤相鄰兩次讀寫數(shù)據(jù)的時間間隔為0的時間參數(shù)設(shè)置模塊。
10.根據(jù)權(quán)利要求1-7中任意一項所述的接口兼容電路，其特征在于，所述主控電路還包括獲取所述主控電路邏輯接口的接入設(shè)備的容量和緩存值的接入設(shè)備信息獲取模塊。