1.一種基于CPCI 6U總線的大容量NAND FLASH 存儲(chǔ)板，其特征在于：包括電源管理模塊、多組NAND FLASH存儲(chǔ)陣列、DSP、FPGA1、FPGA2；
所述電源管理模塊用于向NAND FLASH存儲(chǔ)陣列、DSP、FPGA1、FPGA2提供工作電壓；
每個(gè)所述NAND FLASH存儲(chǔ)陣列包括多個(gè)NAND FLASH芯片；
所述FPGA1分別與NAND FLASH存儲(chǔ)陣列、DSP、FPGA2通信，用于控制NAND FLASH存儲(chǔ)陣列；
所述DSP還與PHY通信，所述PHY還與RJ45通信，所述DSP通過(guò)FPGA1實(shí)現(xiàn)對(duì)NAND FLASH存儲(chǔ)陣列緩存、轉(zhuǎn)發(fā)以及存取管理；
所述FPGA2還與SRIO以及兩路光纖接口通信，所述FPGA2用于對(duì)SRIO數(shù)據(jù)的中轉(zhuǎn)和管理。
2.根據(jù)權(quán)利要求1所述的基于CPCI 6U總線的大容量NAND FLASH 存儲(chǔ)板，其特征在于：所述NAND FLASH存儲(chǔ)陣列包括128片NAND FLASH芯片，每64片所述NAND FLASH芯片為一組，組間通過(guò)數(shù)據(jù)線互連。
3.根據(jù)權(quán)利要求1所述的基于CPCI 6U總線的大容量NAND FLASH 存儲(chǔ)板，其特征在于：還包括用于提供整板時(shí)鐘的50MHz晶振，用于向DSP的MAC提供專用時(shí)鐘的62.5 MHz差分晶振，用于向FPGA1和SRIO提供時(shí)鐘的25 MHz晶振。
4.根據(jù)權(quán)利要求1所述的基于CPCI 6U總線的大容量NAND FLASH 存儲(chǔ)板，其特征在于：所述50MHz晶振由IDT5V9351驅(qū)動(dòng)，并為FPGA2和DSP提供50MHz的時(shí)鐘頻率，為FPGA1、DSP以及PHY提供25 MHz的時(shí)鐘頻率。
5.根據(jù)權(quán)利要求4所述的基于CPCI 6U總線的大容量NAND FLASH 存儲(chǔ)板，其特征在于：所述25MHz晶振由ICS841664AGI驅(qū)動(dòng)，為FPGA1和SRIO提供156.25 MHz的時(shí)鐘頻率。
6.根據(jù)權(quán)利要求1所述的基于CPCI 6U總線的大容量NAND FLASH 存儲(chǔ)板，其特征在于：所述FPGA1采用XC5VLX30T芯片，所述FPGA2采用XC5VLX110芯片。
7.根據(jù)權(quán)利要求1所述的基于CPCI 6U總線的大容量NAND FLASH 存儲(chǔ)板，其特征在于：所述DSP采用DM648芯片。
8.根據(jù)權(quán)利要求2所述的基于CPCI 6U總線的大容量NAND FLASH 存儲(chǔ)板，其特征在于：所述NAND FLASH芯片的存儲(chǔ)容量為8GB 。
9.根據(jù)權(quán)利要求1所述的基于CPCI 6U總線的大容量NAND FLASH 存儲(chǔ)板，其特征在于：所述存儲(chǔ)板的外形尺寸為：233.35 mm×160 mm×1.6mm，公差為0.2 mm。