本發(fā)明涉及時(shí)鐘選擇電路以及具有該時(shí)鐘選擇電路的電源裝置。

背景技術(shù)：

圖4示出專利文獻(xiàn)1所示的時(shí)鐘選擇電路400的電路圖作為現(xiàn)有的時(shí)鐘選擇電路的一例。

時(shí)鐘選擇電路400具有時(shí)鐘切換電路1、主時(shí)鐘監(jiān)視電路2以及移位寄存器3。

時(shí)鐘切換電路1被輸入第1時(shí)鐘f1和第2時(shí)鐘f2，根據(jù)移位寄存器3的輸出4，將第1時(shí)鐘f1和第2時(shí)鐘f2中的任意一方作為時(shí)鐘選擇電路400的輸出時(shí)鐘輸出。

移位寄存器3包含2個(gè)d觸發(fā)器電路41和42。d觸發(fā)器電路41的輸出q1被輸入至d觸發(fā)器電路42的輸入端子d，d觸發(fā)器電路42的輸出q2作為移位寄存器3的輸出4被輸出，被輸入至?xí)r鐘切換電路1。

主時(shí)鐘監(jiān)視電路2將根據(jù)第1時(shí)鐘f1而生成的復(fù)位信號(hào)r1提供給d觸發(fā)器電路41和42的各復(fù)位端子r。

第2時(shí)鐘f2被提供給d觸發(fā)器電路41和42的各時(shí)鐘端子c。

該現(xiàn)有的時(shí)鐘選擇電路400在被輸入第1時(shí)鐘f1時(shí)，輸出第1時(shí)鐘f1作為時(shí)鐘選擇電路400的輸出時(shí)鐘在第1時(shí)鐘f1停止時(shí)，輸出第2時(shí)鐘f2作為輸出時(shí)鐘

這樣，根據(jù)現(xiàn)有的時(shí)鐘選擇電路400，能夠選擇性地輸出第1時(shí)鐘f1和第2時(shí)鐘f2。

專利文獻(xiàn)1：日本特開平5-165543號(hào)公報(bào)

然而，在時(shí)鐘選擇電路400中，如圖5的時(shí)序圖所示，從第1時(shí)鐘f1的輸入在時(shí)間t0停止開始直到第2時(shí)鐘f2作為輸出時(shí)鐘被輸出的期間，會(huì)發(fā)生時(shí)鐘缺失，即，丟失第2時(shí)鐘f2的兩次時(shí)鐘。

即，當(dāng)?shù)?時(shí)鐘f1的輸入在時(shí)間t0停止時(shí)，d觸發(fā)器電路41對(duì)之后的第1次的第2時(shí)鐘f2的下降沿進(jìn)行響應(yīng)而取入被輸入至輸入端子d的高電平，從輸出端子q輸出高電平的信號(hào)q1。接著，d觸發(fā)器電路42對(duì)第2次的第2時(shí)鐘f2的下降沿進(jìn)行響應(yīng)而取入被輸入至輸入端子d的高電平的信號(hào)(q1)，從輸出端子q輸出高電平的信號(hào)q2作為移位寄存器3的輸出4。

由于移位寄存器3的輸出4成為高電平，時(shí)鐘切換電路1切換成輸出第2時(shí)鐘f2作為輸出時(shí)鐘的狀態(tài)。由此，使得接下來的第3次的第2時(shí)鐘f2作為時(shí)鐘選擇電路400的輸出時(shí)鐘輸出。

由于如以上那樣進(jìn)行動(dòng)作，因此，現(xiàn)有的時(shí)鐘選擇電路400存在這樣的課題：從第1時(shí)鐘f1的輸入停止開始直到第2時(shí)鐘f2作為輸出時(shí)鐘被輸出的期間，會(huì)發(fā)生時(shí)鐘缺失，即，丟失第2時(shí)鐘f2的兩次時(shí)鐘。例如在提供輸出時(shí)鐘的應(yīng)用為開關(guān)穩(wěn)壓器的情況下，這種時(shí)鐘缺失可能導(dǎo)致輸出電壓的降低。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明是為了解決上述那樣的課題而完成的，其目的在于提供時(shí)鐘選擇電路，該時(shí)鐘選擇電路能夠減少?gòu)呐c第1時(shí)鐘(例如外部時(shí)鐘)同步的狀態(tài)切換至第2時(shí)鐘(例如內(nèi)部時(shí)鐘)時(shí)發(fā)生的時(shí)鐘缺失。

本發(fā)明的時(shí)鐘選擇電路的特征在于具有：時(shí)鐘檢測(cè)電路，其檢測(cè)第1時(shí)鐘而輸出檢測(cè)信號(hào)；開關(guān)，其在所述檢測(cè)信號(hào)為第1電平時(shí)輸出所述第1時(shí)鐘，在所述檢測(cè)信號(hào)為與第1電平不同的第2電平時(shí)輸出第2時(shí)鐘；以及單觸發(fā)電路，其響應(yīng)于所述檢測(cè)信號(hào)從所述第1電平切換成所述第2電平而輸出單觸發(fā)脈沖，所述開關(guān)的輸出和所述單觸發(fā)電路的輸出相加而作為輸出時(shí)鐘輸出。

發(fā)明效果

根據(jù)本發(fā)明的時(shí)鐘選擇電路，由于響應(yīng)于檢測(cè)信號(hào)的切換而產(chǎn)生單觸發(fā)脈沖并將該單脈沖與開關(guān)的輸出相加而輸出，因此，具有能夠減少?gòu)呐c第1時(shí)鐘(例如外部時(shí)鐘)同步的狀態(tài)切換至第2時(shí)鐘(例如內(nèi)部時(shí)鐘)時(shí)發(fā)生的時(shí)鐘缺失的效果。

附圖說明

圖1是用于說明本實(shí)施方式的時(shí)鐘選擇電路的電路圖。

圖2是示出圖1的時(shí)鐘選擇電路的動(dòng)作的時(shí)序圖。

圖3是具有圖1的時(shí)鐘選擇電路的開關(guān)穩(wěn)壓器的電路圖。

圖4是現(xiàn)有的時(shí)鐘選擇電路的電路圖。

圖5是示出現(xiàn)有的時(shí)鐘選擇電路的動(dòng)作的時(shí)序圖。

標(biāo)號(hào)說明

100：時(shí)鐘選擇電路；110：外部時(shí)鐘輸入端；111、112：d觸發(fā)器電路；113：內(nèi)部振蕩電路；114：開關(guān)；115：輸出端子；116：?jiǎn)斡|發(fā)電路；117：或電路；120：時(shí)鐘檢測(cè)電路；310：pwm比較器；311：誤差放大電路；312：輸出控制電路；313：三角波產(chǎn)生電路；300：開關(guān)穩(wěn)壓器。

具體實(shí)施方式

圖1是本實(shí)施方式的時(shí)鐘選擇電路100的電路圖。

本實(shí)施方式的時(shí)鐘選擇電路100具有被輸入外部時(shí)鐘sync(以下，也稱作“第1時(shí)鐘”)的輸入端子110、時(shí)鐘檢測(cè)電路120、輸出內(nèi)部時(shí)鐘osc(以下，也稱作“第2時(shí)鐘”)的內(nèi)部振蕩電路113、開關(guān)114、輸出時(shí)鐘選擇電路100的輸出時(shí)鐘clk的輸出端子115、單觸發(fā)電路116以及或電路117。

時(shí)鐘檢測(cè)電路120由d觸發(fā)器電路111和112構(gòu)成。

d觸發(fā)器電路111在輸入端子d1接受0v，在輸入端子ck1接受內(nèi)部時(shí)鐘osc，輸出端子q1與d觸發(fā)器電路112的輸入端子d2連接。

d觸發(fā)器電路112在輸入端子ck2接受內(nèi)部時(shí)鐘osc，將輸出端子q2的信號(hào)作為時(shí)鐘檢測(cè)電路120的檢測(cè)信號(hào)dt輸出。

檢測(cè)信號(hào)dt被輸入至單觸發(fā)電路116，并且作為開關(guān)114的控制信號(hào)發(fā)揮功能。

或電路117接受單觸發(fā)電路116的輸出信號(hào)和開關(guān)114的輸出信號(hào)作為輸入，向輸出端子115輸出輸出時(shí)鐘clk。

開關(guān)114在第1輸入端子114a接受外部時(shí)鐘sync，在第2輸入端子114b接受內(nèi)部時(shí)鐘osc，輸出端子114c的信號(hào)被輸入至或電路117。并且，當(dāng)作為控制信號(hào)的檢測(cè)信號(hào)dt為高電平時(shí)，將第1輸入端子114a與輸出端子114c連接，當(dāng)作為控制信號(hào)的檢測(cè)信號(hào)dt為低電平時(shí)，將第2輸入端子114b與輸出端子114c連接。

單觸發(fā)電路116構(gòu)成為僅在輸入信號(hào)、即檢測(cè)信號(hào)dt的信號(hào)產(chǎn)生了下降沿時(shí)輸出單觸發(fā)脈沖，除此之外，輸出低電平的信號(hào)。

接下來，參照?qǐng)D1和圖2對(duì)本實(shí)施方式的時(shí)鐘選擇電路的動(dòng)作進(jìn)行說明。

首先，對(duì)輸入了外部時(shí)鐘sync的外部同步狀態(tài)進(jìn)行說明。

d觸發(fā)器電路111的輸入端子d1被輸入0v，輸入端子ck1被輸入內(nèi)部時(shí)鐘osc，置位端子s被輸入外部時(shí)鐘sync，因此，從輸出端子q1輸出高電平的信號(hào)。

d觸發(fā)器電路112的輸入端子d2被輸入來自輸出端子q1的高電平的信號(hào)，輸入端子ck2被輸入內(nèi)部時(shí)鐘osc，因此，從輸出端子q2輸出高電平的信號(hào)。即，時(shí)鐘檢測(cè)電路120在被輸入外部時(shí)鐘sync的狀態(tài)下輸出高電平的信號(hào)作為檢測(cè)信號(hào)dt。

由于檢測(cè)信號(hào)dt為高電平，因此，開關(guān)114將第1輸入端子114a與輸出端子114c連接，輸出外部時(shí)鐘sync。此外，單觸發(fā)電路116在檢測(cè)信號(hào)dt為高電平的外部同步狀態(tài)下，輸出低電平的信號(hào)。

或電路117接受作為單觸發(fā)電路116的輸出信號(hào)的低電平信號(hào)以及作為開關(guān)114的輸出信號(hào)的外部時(shí)鐘sync作為輸入，因此，輸出時(shí)鐘clk與外部時(shí)鐘sync等效。

接下來，對(duì)外部時(shí)鐘sync停止的外部同步解除狀態(tài)進(jìn)行說明。

外部時(shí)鐘sync的輸入在時(shí)間t1停止，然后，在產(chǎn)生第1次內(nèi)部時(shí)鐘osc的下降沿時(shí)，d觸發(fā)器電路111的輸入端子d1與0v連接，置位端子s被輸入低電平，因此，從輸出端子q1輸出低電平的信號(hào)。

接著，在產(chǎn)生第2次內(nèi)部時(shí)鐘osc的下降沿時(shí)，d觸發(fā)器電路112的輸入端子d2被輸入低電平的信號(hào)，因此，從輸出端子q2輸出低電平的信號(hào)作為檢測(cè)信號(hào)dt。

當(dāng)作為控制信號(hào)的檢測(cè)信號(hào)dt為低電平時(shí)，開關(guān)114將第2輸入端子114b與輸出端子114c連接，向或電路117輸出內(nèi)部時(shí)鐘osc。

此外，單觸發(fā)電路116響應(yīng)于檢測(cè)信號(hào)dt的下降沿而輸出單觸發(fā)脈沖。

或電路117將單觸發(fā)電路116的輸出和開關(guān)114的輸出即內(nèi)部時(shí)鐘osc相加而輸出，因此，如圖2所示，輸出時(shí)鐘clk成為包含從外部時(shí)鐘sync停止起第2次的內(nèi)部時(shí)鐘osc所對(duì)應(yīng)的時(shí)鐘的信號(hào)。

這樣，根據(jù)本實(shí)施方式，與現(xiàn)有技術(shù)相比，能夠減少時(shí)鐘缺失。

接下來，說明將本實(shí)施方式的時(shí)鐘選擇電路用于電源裝置的例子。

圖3是作為電源裝置的一例在開關(guān)穩(wěn)壓器300中使用圖1的時(shí)鐘選擇電路100的情況下的電路圖。

開關(guān)穩(wěn)壓器300的結(jié)構(gòu)為一般的結(jié)構(gòu)，因此，在此，省略詳細(xì)的說明，對(duì)怎樣使用時(shí)鐘選擇電路100的輸出時(shí)鐘clk進(jìn)行說明。

三角波產(chǎn)生電路313接受由時(shí)鐘選擇電路100提供的時(shí)鐘clk、即與外部時(shí)鐘sync或內(nèi)部時(shí)鐘osc對(duì)應(yīng)的時(shí)鐘clk而產(chǎn)生三角波。pwm比較器310對(duì)從誤差放大電路311輸出的誤差電壓verr與三角波進(jìn)行比較，將比較結(jié)果提供給輸出控制電路312。

本開關(guān)穩(wěn)壓器300通過使用時(shí)鐘選擇電路100，在pwm比較器310所接受的時(shí)鐘clk中，在從與外部時(shí)鐘sync同步的狀態(tài)切換成內(nèi)部時(shí)鐘osc(參照?qǐng)D1)時(shí)發(fā)生的時(shí)鐘缺失較少。因此，能夠減輕由于時(shí)鐘缺失而引起的開關(guān)穩(wěn)壓器300的輸出電壓vout的降低。

這樣，起到了這樣的效果：通過在對(duì)兩個(gè)時(shí)鐘(例如，外部時(shí)鐘和內(nèi)部時(shí)鐘)進(jìn)行切換而作為一個(gè)時(shí)鐘來使用的電源裝置中，通過使用本發(fā)明的時(shí)鐘選擇電路，能夠減輕由于時(shí)鐘缺失帶來的影響。

以上，對(duì)本發(fā)明的實(shí)施方式進(jìn)行了說明，但是，本發(fā)明不限于上述實(shí)施方式，當(dāng)然能夠在不脫離本發(fā)明的宗旨的范圍內(nèi)進(jìn)行各種變更。

例如，在上述實(shí)施方式中，使用或電路117作為將開關(guān)114的輸出和單觸發(fā)電路116的輸出相加而作為輸出時(shí)鐘輸出的電路，但是，也可以根據(jù)脈沖的方向等適當(dāng)進(jìn)行變更。

此外，在上述實(shí)施方式中，示出了使用2個(gè)d觸發(fā)器電路的例子，但是，d觸發(fā)器電路的個(gè)數(shù)沒有特別限定，可以根據(jù)需要使用更多的d觸發(fā)器電路。

而且，將開關(guān)穩(wěn)壓器作為電源裝置的一例進(jìn)行了說明，但是，電源裝置不特別限定為開關(guān)穩(wěn)壓器。