技術(shù)總結(jié)
本發(fā)明涉及一種可重構(gòu)的信號(hào)處理器ASIC架構(gòu)及其重構(gòu)方法，可重構(gòu)的ASIC架構(gòu)，包括RISC指令解析器、配置控制器、可重構(gòu)計(jì)算核心、數(shù)據(jù)存儲(chǔ)器、MCB及總線接口；總線接口、RISC指令解析器、配置控制器及可重構(gòu)計(jì)算核心通過控制總線依次連接形成控制通道，MCB、總線接口、數(shù)據(jù)存儲(chǔ)器及可重構(gòu)計(jì)算核心通過數(shù)據(jù)總線依次連接形成數(shù)據(jù)通道。本發(fā)明的ASIC架構(gòu)可靈活配置為多種低功耗、高性能電子對(duì)抗信號(hào)處理器，應(yīng)用范圍廣，使用方便。

技術(shù)研發(fā)人員：陳俊宇;林都督;文劍瀾;王傳根;張勇明;童偉;胡柳林
受保護(hù)的技術(shù)使用者：成都嘉納海威科技有限責(zé)任公司
文檔號(hào)碼：201611027899
技術(shù)研發(fā)日：2016.11.18
技術(shù)公布日：2017.03.08