專利名稱：用于集成電路的散熱器集成功率遞送和分布的制作方法
技術(shù)領(lǐng)域：
本申請主要地涉及一種改進(jìn)的數(shù)據(jù)處理裝置和方法，并且更具體地涉及用于經(jīng)由散熱器向集成電路的集成功率遞送和分布的機(jī)構(gòu)。
背景技術(shù)：
三維(3D)集成通過在芯片堆疊內(nèi)的層之間的增加的互連性來提供用于微處理器架構(gòu)的性能提高。然而堆疊外電連接性(信號和功率)仍然實(shí)施于芯片堆疊的僅一個表面上而不隨著層數(shù)而升級。隨著互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管的進(jìn)一步升級，C4數(shù)目將由于C4節(jié)距隨時間緩慢減少而甚至對于單個裸片也是不夠的。對于3D芯片堆疊而言，這造成嚴(yán)重設(shè)計約束并且減少來自豎直集成的可能性能增益。

發(fā)明內(nèi)容
在一個實(shí)施例中，提供一種三維(3D)超大規(guī)模(VLSI)設(shè)備。該3D VLSI設(shè)備包括:處理器層，經(jīng)由第一組耦合設(shè)備耦合到至少一個信令和輸入/輸出(I/O)層。該3D VLSI設(shè)備還包括:散熱器，經(jīng)由第二組耦合設(shè)備耦合到處理器層。在該3D VLSI設(shè)備中，散熱器在一面上包括多個槽。在該3D VLSI設(shè)備中，多個槽中的每個槽提供用于向處理器層遞送功率的路徑或者用于向處理器層遞送接地的路徑。在該3D VLSI設(shè)備中，散熱器僅專用于向三維VLSI設(shè)備的元件遞送功率而不向元件提供數(shù)據(jù)通信信號。在該3D VLSI設(shè)備中，至少一個信令和輸入/輸出(I/O)層僅專用于向處理器層傳輸數(shù)據(jù)通信信號和從處理器層接收數(shù)據(jù)通信信號而不向處理器層的元件提供功率。在另一示例實(shí)施例中，提供一種數(shù)據(jù)處理系統(tǒng)。該數(shù)據(jù)處理系統(tǒng)包括:處理器層，經(jīng)由第一組耦合設(shè)備耦合到至少一個信令和輸入/輸出(I/o)層。該數(shù)據(jù)處理系統(tǒng)也包括:散熱器，經(jīng)由第二組耦合設(shè)備耦合到處理器層。在該數(shù)據(jù)處理系統(tǒng)中，散熱器在一面上包括多個槽。在該數(shù)據(jù)處理系統(tǒng)中，多個槽中的每個槽提供用于向處理器層遞送功率的路徑或者用于向處理器層遞送接地的路徑。在該數(shù)據(jù)處理系統(tǒng)中，散熱器僅專用于向三維VLSI設(shè)備的元件遞送功率而不向元件提供數(shù)據(jù)通信信號。在該數(shù)據(jù)處理系統(tǒng)中，至少一個信令和輸入/輸出(I/O)層僅專用于向處理器層傳輸數(shù)據(jù)通信信號和從處理器層接收數(shù)據(jù)通信信號而不向處理器層的元件提供功率。在又一示例實(shí)施例中，提供一種在數(shù)據(jù)處理系統(tǒng)中的方法，用于經(jīng)由三維超大規(guī)模集成(VLSI)設(shè)備中的散熱器向集成電路的集成功率遞送和分布。該示例實(shí)施例使用第一組耦合設(shè)備將處理器層耦合到至少一個信令和輸入/輸出(I/O)層。該示例實(shí)施例使用第二組耦合設(shè)備將散熱器耦合到處理器層。在該示例實(shí)施例中，散熱器在一面上包括多個槽。在示例實(shí)施例中，多個槽中的每個槽提供用于向處理器層遞送功率的路徑或者用于向處理器層遞送接地的路徑。在該示例實(shí)施例中，散熱器僅專用于向三維VLSI設(shè)備的元件遞送功率而不向元件提供數(shù)據(jù)通信信號。在該示例實(shí)施例中，至少一個信令和輸入/輸出(I/0)層僅專用于向處理器層傳輸數(shù)據(jù)通信信號和從處理器層接收數(shù)據(jù)通信信號而不向處理器層的元件提供功率。本發(fā)明的這些和其它特征和優(yōu)點(diǎn)將在對本發(fā)明的示例實(shí)施例的下文具體描述中被描述或者將考慮下文具體描述而變得為本領(lǐng)域普通技術(shù)人員所清楚。


將通過參照在與以下附圖結(jié)合閱讀時的對示例實(shí)施例的下文具體描述來最好地理解本發(fā)明及其優(yōu)選實(shí)施方式以及更多目的和優(yōu)點(diǎn):圖1描繪數(shù)據(jù)處理系統(tǒng)的框圖，示例實(shí)施例的一些方面可以有利地利用該數(shù)據(jù)處理系統(tǒng)；圖2描繪根據(jù)一個示例實(shí)施例的三維(3D)超大規(guī)模集成(VLSI)架構(gòu)的一個例子；并且圖3A-圖3C描繪根據(jù)一個示例實(shí)施例的功率遞送系統(tǒng)實(shí)現(xiàn)方式的例子。
具體實(shí)施例方式一個示例實(shí)施例提供一種用于通過將三維(3D)堆疊的一側(cè)專用于功率遞送而3D堆疊的另一側(cè)專用于高速信令遞送來優(yōu)化在3D堆疊中的半導(dǎo)體封裝的機(jī)構(gòu)。然后，通過使用硅通孔(TSV)來解決用于3D堆疊的功率遞送和高速信號問題。在另一示例實(shí)施例中，經(jīng)由散熱器提供3D堆疊所需多個功率電壓的遞送，該散熱器向3D堆疊的各種集成電路提供集成功率遞送和分布。因此，在包括分布式數(shù)據(jù)處理環(huán)境、單個數(shù)據(jù)處理設(shè)備等的許多不同類型的數(shù)據(jù)處理環(huán)境中利用示例實(shí)施例。為了提供用于描述示例實(shí)施例的具體單元和功能的情境，下文提供圖1作為其中可以實(shí)施示例實(shí)施例的一些方面的例子環(huán)境。盡管參照圖1的描述將主要聚焦于用于如下三維處理器芯架構(gòu)的單個數(shù)據(jù)處理設(shè)備實(shí)現(xiàn)方式，該三維處理器芯架構(gòu)通過增加的互連性和更高封裝密度提供性能提高，但是這僅為例子而未旨在于聲明或者暗示關(guān)于本發(fā)明的特征的任何限制。恰好相反，示例實(shí)施例旨在于包括分布式數(shù)據(jù)處理環(huán)境和實(shí)施例，在這些分布式數(shù)據(jù)處理環(huán)境和實(shí)施例中，可以針對三維處理器芯架構(gòu)提供通過增加的互連性和更高封裝密度實(shí)現(xiàn)的性能提高?，F(xiàn)在參照附圖并且具體參照圖1，描繪數(shù)據(jù)處理系統(tǒng)的框圖，示例實(shí)施例的一些方面可以有利地利用該數(shù)據(jù)處理系統(tǒng)。如圖所示，數(shù)據(jù)處理系統(tǒng)100包括處理器單元
11Ia-1 I In。處理器單元11 Ia-1 I In中的每個處理器單元包括處理器和高速緩存存儲器。例如處理器卡Illa包含處理器112a和高速緩存存儲器113a，并且處理器卡11 In包含處理器112n和高速緩存存儲器113n。處理器單元Illa-1lln連接到主總線115。主總線115支持包含處理器單元Illa-1lln和存儲器卡123的系統(tǒng)平面120。系統(tǒng)平面也包含數(shù)據(jù)交換機(jī)121和存儲器控制器/高速緩存122。存儲器控制器/高速緩存122支持包括本地存儲器116的存儲器卡123，該本地存儲器具有多個雙列直插存儲器模塊(DIMM)。數(shù)據(jù)交換機(jī)121連接到位于本機(jī)I/0(N10)平面124內(nèi)的總線橋接器117和總線橋接器118。如圖所示，總線橋接器118經(jīng)由系統(tǒng)總線119連接到外圍部件互連(PCI)橋接器125和126。PCI橋接器125經(jīng)由PCI總線128連接到多種I/O設(shè)備。如圖所示，硬盤136可以經(jīng)由小型計算機(jī)系統(tǒng)接口(SCSI)主機(jī)適配器130連接到PCI總線128。圖形適配器131可以直接或者間接連接到PCI總線128。PCI橋接器126經(jīng)由PCI總線127通過網(wǎng)絡(luò)適配器134和適配器卡槽135a-135n提供用于外部數(shù)據(jù)流的連接。工業(yè)標(biāo)準(zhǔn)架構(gòu)(ISA)總線129經(jīng)由ISA橋接器132連接到PCI總線128。ISA橋接器132通過具有串行連接Serial I和Serial 2的NIO控制器133提供互連能力。軟驅(qū)連接、鍵盤連接和鼠標(biāo)連接由NIO控制器133提供以允許數(shù)據(jù)處理系統(tǒng)100接受經(jīng)由對應(yīng)輸入設(shè)備從用戶輸入的數(shù)據(jù)。此外，連接到ISA總線129的非易失性RAM(NVRAM) 140提供用于保留某些類型的數(shù)據(jù)免于系統(tǒng)破壞或者系統(tǒng)故障(諸如電源問題)的非易失性存儲器。系統(tǒng)固件141也連接到ISA總線129用于實(shí)施初始基本輸入/輸出系統(tǒng)(BIOS)功能。月艮務(wù)處理器144連接到ISA總線129以提供用于系統(tǒng)診斷或者系統(tǒng)維修的功能。操作系統(tǒng)(OS)存儲于硬盤136上，該硬盤也可以提供用于由數(shù)據(jù)處理系統(tǒng)執(zhí)行的附加應(yīng)用軟件的存儲。NVRAM 140用來存儲用于現(xiàn)場可更換單元(FRU)隔離的系統(tǒng)變量和錯誤信息。在系統(tǒng)啟動期間，引導(dǎo)程序加載操作系統(tǒng)并且啟動操作系統(tǒng)執(zhí)行。為了加載操作系統(tǒng)，自舉程序先確定來自硬盤136的操作系統(tǒng)內(nèi)核類型、向存儲器中加載OS并且跳向操作系統(tǒng)內(nèi)核提供的初始地址。通常向數(shù)據(jù)處理系統(tǒng)內(nèi)的隨機(jī)存取存儲器(RAM)中加載操作系統(tǒng)。一旦加載和初始化，操作系統(tǒng)控制程序執(zhí)行并且可以提供服務(wù)，諸如資源分配、調(diào)度、輸入/輸出控制和數(shù)據(jù)關(guān)聯(lián)。在利用多個不同硬件配置和軟件(諸如自舉程序)和操作系統(tǒng)的多種數(shù)據(jù)處理系統(tǒng)中實(shí)現(xiàn)示例實(shí)施例。數(shù)據(jù)處理系統(tǒng)100可以例如是獨(dú)立系統(tǒng)或者是網(wǎng)絡(luò)(諸如局域網(wǎng)(LAN)或者廣域網(wǎng)(WAN))的部分。在已知的三維(3D)超大規(guī)模集成(VLSI)架構(gòu)中，功率遞送與高速信令經(jīng)由C4焊球或者管腳混合到3D VLSI芯片堆疊。然而可以實(shí)施的C4管腳的可能數(shù)目限制該最大輸入/輸出(I/O)帶寬和功率遞送。為了以最小電壓降跨越芯片堆疊分布功率，需要151節(jié)距的C4。因此僅很少數(shù)C4可以在每平方毫米44個C4這一限制的情況下用于信令從而約束通信帶寬。另外，通過如在已知現(xiàn)有技術(shù)中目前做到的那樣在3D VLSI芯片堆疊的一側(cè)上混合功率遞送與高速信令，無論冷卻設(shè)備是由空氣還是液體冷卻，都由于相對芯片堆疊表面上的冷板的全訪問而使從結(jié)到冷卻設(shè)備的熱路徑最少。也在二維VLSI架構(gòu)中經(jīng)由C4焊球或者管腳實(shí)施功率遞送與高速信令的相似混合。因此，盡管下文描述涉及3D VLSI架構(gòu)，但是也可以針對其它維度的VLSI架構(gòu)實(shí)施示例實(shí)施例而不脫離本發(fā)明的精神實(shí)質(zhì)和范圍。圖2描繪根據(jù)一個示例實(shí)施例的三維(3D)超大規(guī)模集成(VLSI)架構(gòu)的一個例子。為了增加功率遞送以支持將來的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)，3D VLSI架構(gòu)200包括高性能高功率處理器層202，該處理器層包括多個處理器芯。功率遞送層204經(jīng)由第一多個C4焊球206從數(shù)據(jù)處理系統(tǒng)212向高性能高功率處理器層202遞送功率(Vdd)和接地，這些焊球在尺寸和/或幾何形狀方面被優(yōu)化用于向多個處理器芯中的每個處理器芯遞送所需功率。盡管示例實(shí)施例使用C4焊球，但是可以使用其它類型的耦合，諸如銅柱而不脫離本發(fā)明的精神實(shí)質(zhì)和范圍。下文將具體討論功率遞送層204的可能實(shí)現(xiàn)方式。功率遞送層204可以使用任何類型的耦合機(jī)構(gòu)(諸如在系統(tǒng)板上形成的連接器、與電源的電纜連接等)來耦合到數(shù)據(jù)處理系統(tǒng)212。與已知系統(tǒng)相對地，使用功率遞送層204以經(jīng)由3DVLSI架構(gòu)200的一側(cè)提供功率增加C4管腳數(shù)目，并且將功率遞送增加至每平方厘米100瓦特這一目前限制以上。此外，經(jīng)由3D VLSI架構(gòu)200的一側(cè)提供功率減少在與功率混合于3D VLSI堆疊的相同側(cè)上時的信號路徑上目前經(jīng)歷的功率噪聲。另外，可以由于從功率遞送層204的直接功率遞送而去除為了通過襯底/板214以及信令和輸入/輸出(I/O)層208向處理器層202遞送功率而需要的TSV。尤其是對于大尺寸的存儲器塊而言，從一側(cè)提供功率節(jié)省有源硅面積，并且不因突出的TSV而引起宏觀再設(shè)計。3D VLSI架構(gòu)200也包括高速信令和I/O層208，該層包括多個高速信令設(shè)備，這些信令設(shè)備可以包括存儲器、開關(guān)、存儲器存儲控制器等。為了向高速信令和I/O層208的高速信令設(shè)備提供功率，3D VLSI架構(gòu)200提供微C4 (ii C4)層210。功率從功率遞送成204通過C4焊球206、經(jīng)由處理器層202內(nèi)的硅通孔(TSV)通過處理器層、通過U C4層210到達(dá)高速信令和I/O層208。在處理器層202的裸片的一側(cè)上的接觸焊盤提供C4焊球206中的一個或者多個C4焊球到處理器層202中的TSV的連接，該TSV通過處理器層202向在處理器層202的另一側(cè)上的接觸焊盤傳遞功率。在處理器層202的另一側(cè)上的接觸焊盤提供每個TSV到ii C4層210中的ii C4焊球的連接。使用U C4層210中的微y C4允許在處理器層202與高速信令和I/O層208之間的更高互連密度。功率還可以從iiC4層210向高速信令和I/O層208的一側(cè)傳遞。在高速信令和I/O層208的該側(cè)上的接觸焊盤提供U C4層210中的一個或者多個U C4到高速信令和I/O層208中的TSV的連接，該TSV通過高速信令和I/O層208向在高速信令和I/O層208的另一側(cè)上的接觸焊盤傳遞功率。盡管描繪僅一個高速信令和I/O層208，但是示例實(shí)施例認(rèn)識到可以經(jīng)由C4焊球和TSV的附加層實(shí)施并且連接任何數(shù)目的高速信令和I/O層。不僅UC4層210向高速信令和I/O層208提供功率，而且U C4層210也以與針對從一層向另一層的功率遞送的上文描述相似的反向方式提供用于在高性能高功率處理器層202與高速信令和I/O層208之間的信令的連通性。為了高速信令和I/O層208與數(shù)據(jù)處理系統(tǒng)212傳輸和接收信號，高速信令和I/O層208經(jīng)由第二多個C4焊球216耦合到數(shù)據(jù)處理系統(tǒng)212的襯底/板214。除了提供用于高速信令和I/O的連通性之外，第二多個C4焊球216也提供用于接地的連通性以及可能不由功率遞送層204經(jīng)由y C4層210提供的任何低功率要求。因此，高速信令和I/O層208包括與用于屏蔽、功率遞送、參考接地和用于(更)低功率芯片的可選功率的接地管腳混合的用于信號的C4管腳。因此，3D VLSI架構(gòu)200提供用于經(jīng)由3D堆疊的一側(cè)的信號/接地和經(jīng)由3D對的相反側(cè)的電壓/接地的專用I/O。為了與高性能高功率處理器層202以及高速信令和I/O層208 二者的連通性，示例實(shí)施例提供不同幾何形狀和節(jié)距的不同專用技術(shù)，諸如C4、u C4或者宏C4。功率遞送系統(tǒng)204可以經(jīng)由功率焊盤或者功率帶提供功率，而可以經(jīng)由襯底/板214向高速信令和I/O層208建立電感、電容或者光學(xué)信號。用于高性能高功率處理器層202的不同功率域的更靈活和粒度的功率管腳布置減少與混合信令和I/O與功率關(guān)聯(lián)的限制。也就是說，與第一多個C4焊球206關(guān)聯(lián)的不同C4節(jié)距和幾何形狀精確地模仿高性能高功率處理器層202的處理單元/處理芯的功率域。另外，通過不混合功率與信令和I/0，減少功率遞送中的電感，因此減少信號和I/O路徑中的功率噪聲。圖3A-圖3C描繪根據(jù)一個示例實(shí)施例的功率遞送系統(tǒng)實(shí)現(xiàn)方式的例子。在圖3A中所示示例實(shí)施例中，散熱器302在散熱器302的一面上包括槽304，這些槽將直接耦合到提供與高性能高功率處理器層的連通性的第一多個C4焊球。槽304中的每個槽包括在散熱器302的金屬與導(dǎo)體312之間的絕緣材料310，這些導(dǎo)體供應(yīng)從耦合的電源到第一多個C4焊球的用于功率和接地的路徑。絕緣材料310可以包括任何絕緣材料，諸如陶瓷、氧化物、諸如氮化鋁(AlN)、氧化鋁(A1203)、二氧化硅(Si02)、聚合物等。散熱器302可以包括任何導(dǎo)熱材料，諸如銅、鋁等。導(dǎo)體312可以包括任何導(dǎo)電材料，諸如銅、鋁等。根據(jù)高性能高功率處理器層的處理單元/處理芯的所需電壓，槽304中的導(dǎo)體312中的一個或者多個導(dǎo)體可以供應(yīng)一個電壓，而導(dǎo)體312中的另一個或者多個導(dǎo)體供應(yīng)不同電壓，諸如1.00伏特、
1.10伏特、1.20伏特等，而導(dǎo)體312中的另一個或者多個導(dǎo)體可以供應(yīng)接地電勢。此外，散熱器302可以用于接地電勢，只要散熱器302耦合到數(shù)據(jù)處理系統(tǒng)的接地電勢。使用示例散熱器302提供功率遞送中的很低阻抗，減少噪聲并且減少與其它類型的功率遞送系統(tǒng)關(guān)聯(lián)的面積影響。在圖3B中，示出散熱器302的面視圖，該圖指示槽304跨越散熱器302的、待直接耦合到第一多個C4焊球的面延伸。此圖僅示出無絕緣材料或者傳導(dǎo)材料的槽。在這一例子中，高性能高功率處理器層的架構(gòu)將使得將需要布置高性能高功率處理器芯的處理單元/處理芯的各種功率管腳使得C4管腳將與散熱器302的槽304對準(zhǔn)。然而示例實(shí)施例不限于僅提供直槽304。圖3C描繪散熱器302的面視圖，該圖指示形成槽304使得槽304與高性能高功率處理器芯的處理單元/處理芯的布置相符。此圖僅示出無絕緣材料或者傳導(dǎo)材料的槽。因此與以直線讓槽304跨越散熱器302的面或者一路跨越散熱器302的面延伸對比，可以形成槽304使得槽304與高性能高功率處理器芯的處理單元/處理芯關(guān)聯(lián)的C4管腳布置相符。因此，示例實(shí)施例的散熱器提供用于散熱器向高性能高功率處理器層提供多個電壓而沒有去耦合的傳導(dǎo)材料。一般可以用熱界面材料(通常為粒子填充的聚合物)(諸如熱油脂、熱粘合劑、熱焊盤或者通過焊接或者熔鍵合)來執(zhí)行熱功率疊層與散熱器的熱耦合。本發(fā)明的描述已經(jīng)出于示例和描述的目的而加以呈現(xiàn)并且未旨在于窮舉或者限制本發(fā)明為公開的形式。許多修改和變化將為本領(lǐng)域普通技術(shù)人員所清楚。選擇和描述實(shí)施例以便最好地說明本發(fā)明的原理、實(shí)際應(yīng)用并且使本領(lǐng)域其他技術(shù)人員能夠針對具有如與設(shè)想的特定用途相適的各種修改的各種實(shí)施例理解本發(fā)明。
權(quán)利要求
1.一種三維超大規(guī)模集成(VLSI)設(shè)備，包括: 處理器層，經(jīng)由第一組耦合設(shè)備耦合到至少一個信令和輸入/輸出(I/O)層；以及 散熱器，經(jīng)由第二組耦合設(shè)備耦合到所述處理器層，其中: 所述散熱器在一面上包括多個槽， 所述多個槽中的每個槽提供用于向所述處理器層遞送功率的路徑或者用于向所述處理器層遞送接地的路徑， 所述散熱器僅專用于向所述三維VLSI設(shè)備的元件遞送功率而不向所述三維VLSI設(shè)備的元件提供數(shù)據(jù)通信信號，并且 所述至少一個信令和輸入/輸出(I/O)層僅專用于向所述處理器層傳輸所述數(shù)據(jù)通信信號和從所述處理器層接收所述數(shù)據(jù)通信信號而不向所述處理器層的元件提供功率。
2.根據(jù)權(quán)利要求1所述的三維VLSI設(shè)備，其中所述多個槽中的每個槽包括在所述散熱器與供應(yīng)用于功率的所述路徑或者用于接地的所述路徑的導(dǎo)體之間的絕緣材料。
3.根據(jù)權(quán)利要求2所述的三維VLSI設(shè)備，其中所述絕緣材料是陶瓷、氧化物或者聚合物中的至少一種。
4.根據(jù)權(quán)利要求3所述的三維VLSI設(shè)備，其中所述氧化物是氮化鋁(AlN)、氧化鋁(A1203)或者二氧化硅(Si02)中的至少一種。
5.根據(jù)權(quán)利要求2所述的三維VLSI設(shè)備，其中所述散熱器是導(dǎo)熱材料，并且其中所述導(dǎo)熱材料是銅或者鋁中的至少一種。
6.根據(jù)權(quán)利要求2所述的三維VLSI設(shè)備，其中所述導(dǎo)體是銅或者鋁中的至少一種。
7.根據(jù)權(quán)利要求1所述的三維VLSI設(shè)備，其中所述散熱器提供用于所述處理器層的接地電勢。
8.根據(jù)權(quán)利要求1所述的三維VLSI設(shè)備，其中所述多個槽與所述處理器層中的多個處理器的布置相符。
9.一種數(shù)據(jù)處理系統(tǒng)，包括: 處理器層，經(jīng)由第一組耦合設(shè)備耦合到至少一個信令和輸入/輸出(I/O)層；以及 散熱器，經(jīng)由第二組耦合設(shè)備耦合到所述處理器層，其中: 所述散熱器在一面上包括多個槽， 所述多個槽中的每個槽提供用于向所述處理器層遞送功率的路徑或者用于向所述處理器層遞送接地的路徑， 所述散熱器僅專用于向所述數(shù)據(jù)處理系統(tǒng)的元件遞送功率而不向所述數(shù)據(jù)處理系統(tǒng)的元件提供數(shù)據(jù)通信信號，并且 所述至少一個信令和輸入/輸出(I/o)層僅專用于向所述處理器層傳輸所述數(shù)據(jù)通信信號和從所述處理器層接收所述數(shù)據(jù)通信信號而不向所述處理器層的元件提供功率。
10.根據(jù)權(quán)利要求9所述的數(shù)據(jù)處理系統(tǒng)，其中所述多個槽中的每個槽包括在所述散熱器與供應(yīng)用于功率的所述路徑或者用于接地的所述路徑的導(dǎo)體之間的絕緣材料。
11.根據(jù)權(quán)利要求10所述的數(shù)據(jù)處理系統(tǒng)，其中所述絕緣材料是陶瓷、氧化物或者聚合物中的至少一種。
12.根據(jù)權(quán)利要求11所述的數(shù)據(jù)處理系統(tǒng)，其中所述氧化物是氮化鋁(A1N)、氧化鋁(A1203)或者二氧化硅(Si02)中的至少一種。
13.根據(jù)權(quán)利要求10所述的數(shù)據(jù)處理系統(tǒng)，其中所述散熱器是導(dǎo)熱材料，并且其中所述導(dǎo)熱材料是銅或者鋁中的至少一種。
14.根據(jù)權(quán)利要求10所述的數(shù)據(jù)處理系統(tǒng)，其中所述導(dǎo)體是銅或者鋁中的至少一種。
15.根據(jù)權(quán)利要求9所述的數(shù)據(jù)處理系統(tǒng)，其中所述散熱器提供用于所述處理器層的接地電勢。
16.根據(jù)權(quán)利要求9所述的數(shù)據(jù)處理系統(tǒng)，其中所述多個槽與所述處理器層中的多個處理器的布置相符。
17.一種在數(shù)據(jù)處理系統(tǒng)中用于經(jīng)由三維超大規(guī)模集成(VLSI)設(shè)備中的散熱器向集成電路的集成功率遞送和分布的方法，所述方法包括: 使用第一組耦合設(shè)備將處理器層耦合到至少一個信令和輸入/輸出(I/O)層；并且 使用第二組耦合設(shè)備將所述散熱器耦合到所述處理器層，其中: 所述散熱器在一面上包括多個槽， 所述多個槽中的每個槽提供用于向所述處理器層遞送功率的路徑或者用于向所述處理器層遞送接地的路徑， 所述散熱器僅專用于向所述三維VLSI設(shè)備的元件遞送功率而不向所述三維VLSI設(shè)備的元件提供數(shù)據(jù)通信信號，并且 所述至少一個信令和輸入/輸出(I/O)層僅專用于向所述處理器層傳輸所述數(shù)據(jù)通信信號和從所述處理器層接收所述數(shù)據(jù)通信信號而不向所述處理器層的元件提供功率。
18.根據(jù)權(quán)利要求17所述的方法，其中所述多個槽中的每個槽包括在所述散熱器與供應(yīng)用于功率的所述路徑或者用于接地的所述路徑的導(dǎo)體之間的絕緣材料。
19.根據(jù)權(quán)利要求18所述的方法，其中所述絕緣材料是陶瓷、氧化物或者聚合物中的至少一種。
20.根據(jù)權(quán)利要求19所述的方法，其中所述氧化物是氮化鋁(AlN)、氧化鋁(A1203)或者二氧化硅(Si02)中的至少一種。
21.根據(jù)權(quán)利要求18所述的方法，其中所述散熱器是導(dǎo)熱材料，并且其中所述導(dǎo)熱材料是銅或者鋁中的至少一種。
22.根據(jù)權(quán)利要求18所述的方法，其中所述導(dǎo)體是銅或者鋁中的至少一種。
23.根據(jù)權(quán)利要求17所述的方法，其中所述散熱器提供用于所述處理器層的接地電勢。
24.根據(jù)權(quán)利要求17所述的方法，其中所述多個槽與所述處理器層中的多個處理器的布置相符。
全文摘要
提供一種用于經(jīng)由散熱器的集成功率遞送和分布的機(jī)構(gòu)。該機(jī)構(gòu)包括處理器層，經(jīng)由第一組耦合設(shè)備耦合到信令和輸入/輸出(I/O)層；以及散熱器，經(jīng)由第二組耦合設(shè)備耦合到處理器層。在該機(jī)構(gòu)中，散熱器在一面上包括多個槽，其中每個槽提供用于向處理器層遞送功率的路徑或者用于向處理器層遞送接地的路徑。在該機(jī)構(gòu)中，散熱器僅用于向該機(jī)構(gòu)的元件遞送功率而不向元件提供數(shù)據(jù)通信信號，并且信令和I/O層僅專用于向處理器層傳輸數(shù)據(jù)通信信號和從處理器層接收數(shù)據(jù)通信信號而未向處理器層的元件提供功率。
文檔編號H01L25/18GK103180946SQ201180051958
公開日2013年6月26日 申請日期2011年10月21日 優(yōu)先權(quán)日2010年10月28日
發(fā)明者H·巴羅斯基, A·胡貝爾, H·哈雷爾, T·尼格邁爾, J·祖佩爾, B·米歇爾, T·布倫斯奇維勒, S·帕雷德斯 申請人:國際商業(yè)機(jī)器公司