本揭示內(nèi)容是有關(guān)于一種制程技術(shù)，且特別是有關(guān)于一種系統(tǒng)層級參數(shù)估測系統(tǒng)及方法。
背景技術(shù)：
：：隨著集成電路(integratedcircuit；IC)技術(shù)的進步，晶片的復(fù)雜度逐漸提高，且對于效能的需求也提升。當(dāng)產(chǎn)業(yè)朝向系統(tǒng)單晶片(systemonachip；SoC)的模式發(fā)展時，在例如接口需求或是模擬電路區(qū)塊的整合上，將有許多的不確定性需要克服與解決。當(dāng)晶片復(fù)雜度提升時，風(fēng)險的層級也會上升。產(chǎn)品的開發(fā)周期將隨著集成電路的復(fù)雜度增加，而延遲產(chǎn)品上市的周期。技術(shù)實現(xiàn)要素：本揭示內(nèi)容的一目的在于提供一種系統(tǒng)層級參數(shù)估測方法，包含：提供硅智財數(shù)據(jù)庫、硬件應(yīng)用數(shù)據(jù)庫以及制程技術(shù)數(shù)據(jù)庫；根據(jù)硅智財數(shù)據(jù)庫以及硬件應(yīng)用數(shù)據(jù)庫產(chǎn)生層級表；以及利用制程技術(shù)數(shù)據(jù)庫，對于對應(yīng)層級表的效能值、功率值、面積值以及成本值至少其中之一進行估測，以輸出結(jié)果數(shù)據(jù)，做為制造電子系統(tǒng)的依據(jù)。本揭示內(nèi)容的另一目的是在提供一種包括計算機可執(zhí)行程序指令的非暫態(tài)計算機可讀取媒體，以執(zhí)行一種系統(tǒng)層級參數(shù)估測方法。系統(tǒng)層級參數(shù)估測方法包含：由模型產(chǎn)生器產(chǎn)生與硅智財層級相關(guān)的模型；以及由探測器根據(jù)模型執(zhí)行估測，以對于效能值、功率值、面積值以及成本值至少其中之一進行估測，以產(chǎn)生結(jié)果數(shù)據(jù)，做為制造電子系統(tǒng)的依據(jù)。本揭示內(nèi)容的又一目的是在提供一種系統(tǒng)層級參數(shù)估測系統(tǒng)，包含：接口、儲存裝置以及處理器。接口配置以接收對應(yīng)集成電路的使用者定義需求。儲存裝置配置以儲存硅智財數(shù)據(jù)、硬件應(yīng)用數(shù)據(jù)以及制程技術(shù)數(shù)據(jù)。處理器程序化以執(zhí)行：使用一筆或多筆硅智財數(shù)據(jù)及硬件應(yīng)用數(shù)據(jù)，以根據(jù)使用者定義需求產(chǎn)生層級表；根據(jù)層級表層產(chǎn)模型；以及根據(jù)模型執(zhí)行估測，以對于效能值、功率值、面積值以及成本值至少其中之一進行估測，以產(chǎn)生結(jié)果數(shù)據(jù)，做為制造集成電路的依據(jù)。應(yīng)用本揭示內(nèi)容的優(yōu)點在于通過系統(tǒng)層級參數(shù)估測方法及系統(tǒng)的設(shè)計簡化模型，以縮短模擬的時間，而輕易地達到上述的目的。附圖說明圖1為本揭示內(nèi)容一實施例中，一種整合平臺的示意圖；圖2為本揭示內(nèi)容一實施例中，對應(yīng)于圖1的整合平臺的系統(tǒng)；圖3為本揭示內(nèi)容一實施例中，由圖2的系統(tǒng)實現(xiàn)的方法的流程圖；以及圖4為本揭示內(nèi)容一實施例中，執(zhí)行圖3的操作步驟的相機顯示系統(tǒng)的示意圖。具體實施方式以下揭示內(nèi)容提供不同的實施例或范例，以實現(xiàn)本揭示內(nèi)容的不同特征。以下將以各元件及其組合的特別范例簡單地描述本揭示內(nèi)容。當(dāng)然，這些范例并非用以限制本揭示內(nèi)容。舉例來說，如描述第一元件形成于第二元件上，則可包含第一及第二元件直接接觸的實施例，或包含在第一及第二元件間形成額外的元件而使第一及第二元件并不直接接觸的實施例。此外，本揭示內(nèi)容可能會在不同的范例中覆述元件標(biāo)號及/或字母。這些覆述內(nèi)容是為了簡化及清楚解釋本揭示內(nèi)容的特征，而非表示這些實施例及/或結(jié)構(gòu)間有關(guān)系。本說明書中所用的用語在本公開的上下文中以及在每一用語所用的具體上下文中總體上具有其在本領(lǐng)域中的普通含義。在本說明書中任何地方使用示例，包括本文所討論的任何用語的示例，僅是例證性的，而并非意圖進一步限制本揭示內(nèi)容或任何所例證用語的范圍和含義。同樣，本揭示內(nèi)容并不限于在本說明書中所給定的各種實施例。圖1為本揭示內(nèi)容一實施例中，一種整合平臺100的示意圖。在部分實施例中，整合平臺100包含例如虛擬平臺、虛擬機器(virtualmachine；VM)及其他模塊。如圖所示，整合平臺100接收使用者定義需求105以及輸出結(jié)果數(shù)據(jù)140。于部分實施例中，使用者定義需求105是對應(yīng)于命令、指令、信號及/或其他類似的形式。在部分實施例中，整合平臺100是由系統(tǒng)、計算機、處理單元及/或其他類似的模塊所實現(xiàn)。在部分實施例中，使用者定義需求105包含應(yīng)用需求及/或系統(tǒng)需求。應(yīng)用需求例如包含一個產(chǎn)品的一組應(yīng)用。舉例而言，產(chǎn)品為多媒體裝置，則多媒體裝置的一組應(yīng)用可包含音頻播放、影片播放及/或其他類似的應(yīng)用。系統(tǒng)需求包含例如產(chǎn)品的效能、功率、面積及成本(performance、power、area、cost；PPAC)。在部分實施例中，上述的產(chǎn)品包含至少一集成電路，并在集成電路中提供一整個系統(tǒng)。其中在部分實施例中，上述在集成電路中提供的完整系統(tǒng)為系統(tǒng)單晶片或是系統(tǒng)整合晶片(systemintegratedcircuit；SOIC)裝置。系統(tǒng)單晶片裝置包含例如在單一集成電路中，配置以實現(xiàn)手機、個人數(shù)據(jù)助理(personaldataassistant；PDA)、數(shù)字?jǐn)z影機、數(shù)字?jǐn)z錄一體機(camcorder)、數(shù)字相機、MP3播放器及/或其他類似的裝置的所有電路。為促進集成電路制程的光罩組的發(fā)展，晶片設(shè)計者通常使用來自元件庫(celllibrary)的標(biāo)準(zhǔn)元件。如圖所示，元件可具有幾何物件，且?guī)缀挝锛缍噙呅?邊界)、路徑及/或其他類似的物件。在部分實施例中，這些標(biāo)準(zhǔn)元件被稱為硅智慧財產(chǎn)。為方便描述，以下將以“硅智財”簡稱。其他用以指稱標(biāo)準(zhǔn)物件的詞匯亦在本揭示內(nèi)容的范圍中。如圖所示，復(fù)雜且混合式的集成電路需要多種模擬及/或數(shù)字硅智財元件。在許多情況中，所有需要的硅智財都來自不同的來源。根據(jù)所需的硅智財，集成電路制造商、電路制造廠以及晶圓代工廠發(fā)展出經(jīng)過例如高效能、低功率、小面積及小成本考量的制程技術(shù)，以符合使用者的需求。在部分實施例中，整合平臺100配置以估測效能、功率、面積及成本，以改善制程及/或產(chǎn)品。由整合平臺100所進行的效能、功率、面積及成本估測，將在下面的段落進行敘述。如圖1所示，整合平臺100可用以實現(xiàn)或是包含有硅智財數(shù)據(jù)庫110、硬件應(yīng)用數(shù)據(jù)庫112、制程技術(shù)數(shù)據(jù)庫116、模型產(chǎn)生器120以及探測器(explorer)130。在部分實施例中，硅智財數(shù)據(jù)庫110可由配置在圖2所示的儲存裝置204中的硬件所實現(xiàn)，以儲存與硅智財及與硅智財結(jié)構(gòu)相關(guān)的數(shù)據(jù)。如圖所示，硅智財數(shù)據(jù)庫110儲存圖2所示的硅智財數(shù)據(jù)218。圖2的硅智財數(shù)據(jù)218包含與硅智財及與硅智財結(jié)構(gòu)相關(guān)的數(shù)據(jù)。在部分實施例中，硅智財意指各種集成電路及/或裝置，或是與各種集成電路及/或裝置相關(guān)，包含例如模擬電路、邏輯電路、混合信號電路、射頻裝置、記憶體裝置、影像感測器及處理裝置。舉例而言，處理裝置包含例如單核心的ARMA7-C1(L1快?。?4KB，L2快?。?12KB)、雙核心的ARMA7-C2(L1快取：64KB，L2快取：512KB)、四核心的ARMA7-C4(L1快?。?4KB，L2快?。?12KB)、ARMM3、GPUMali及/或其他類似的裝置。于另一范例中，記憶體裝置包含例如低功率雙倍數(shù)據(jù)率(lowerpowerdoubledatarate；LPDDR)記憶體、第二代低功率雙倍數(shù)據(jù)率(LPDDR2)記憶體、第三代低功率雙倍數(shù)據(jù)率(LPDDR3)記憶體、靜態(tài)隨機存取記憶體(staticrandomaccessmemory；SRAM)及/或其他類似的裝置。上述的硅智財數(shù)據(jù)庫110及硅智財?shù)膶嵤┓绞絻H為范例性的敘述。各種不同的硅智財數(shù)據(jù)庫110及硅智財?shù)膶嵤┓绞骄诒窘沂緝?nèi)容的范圍中。舉例而言，在不同的實施例中，硅智財數(shù)據(jù)庫110可由軟件實現(xiàn)，并/或意指與硅智財及與硅智財結(jié)構(gòu)相關(guān)的信息。在部分實施例中，圖1的硬件應(yīng)用數(shù)據(jù)庫112可由配置在圖2所示的儲存裝置204中的硬件所實現(xiàn)。如圖所示，硬件應(yīng)用數(shù)據(jù)庫112儲存圖2所示的硅智財數(shù)據(jù)220。在部分實施例中，圖2的硅智財數(shù)據(jù)220包含指出產(chǎn)品應(yīng)用與硅智財用途間的關(guān)系的數(shù)據(jù)。如圖所示，產(chǎn)品可為多媒體裝置。多媒體裝置的應(yīng)用包含例如播放MP3。硅智財?shù)挠猛疽庵?，以所述的ARMM3處理裝置以及第三代低功率雙倍數(shù)據(jù)率記憶體為例，可執(zhí)行對應(yīng)于MP3播放的功能。其中，ARMM3處理裝置可直接自第三代低功率雙倍數(shù)據(jù)率記憶體存取MP3數(shù)據(jù)。另一實施例中，多媒體裝置的應(yīng)用包含MP3的播放，而硅智財?shù)牧硪挥猛疽庵?，ARMM3處理裝置、靜態(tài)隨機存取記憶體、第三代低功率雙倍數(shù)據(jù)率記憶體以及直接記憶體存取(directmemoryaccess；DMA)裝置可共同運作以執(zhí)行對應(yīng)于MP3播放的功能。在部分實施例中，直接記憶體存取裝置將MP3數(shù)據(jù)從第三代低功率雙倍數(shù)據(jù)率記憶體復(fù)制到靜態(tài)隨機存取記憶體，且ARMM3處理裝置自靜態(tài)隨機存取記憶體存取MP3數(shù)據(jù)。在部分實施例中，直接記憶體存取裝置是指計算機系統(tǒng)中，允許部分硬件子系統(tǒng)在中央處理單元(centralprocessingunit；CPU)外獨立存取主系統(tǒng)記憶體的技術(shù)。上述的硬件應(yīng)用數(shù)據(jù)庫112的實施方式僅為范例性的敘述。各種不同的硬件應(yīng)用數(shù)據(jù)庫112的實施方式均在本揭示內(nèi)容的范圍中。舉例而言，在不同的實施例中，硬件應(yīng)用數(shù)據(jù)庫112可由軟件實現(xiàn)，并/或指出產(chǎn)品應(yīng)用與硅智財用途的關(guān)系。在部分實施例中，圖1的制程技術(shù)數(shù)據(jù)庫116可由配置在圖2所示的儲存裝置204中的硬件所實現(xiàn)。如圖所示，制程技術(shù)數(shù)據(jù)庫116儲存圖2所示的制程技術(shù)數(shù)據(jù)222。在部分實施例中，圖2的制程技術(shù)數(shù)據(jù)222包含與制程技術(shù)相關(guān)的數(shù)據(jù)，以及與制造硅智財相關(guān)的參數(shù)。舉例而言，硅智財?shù)闹圃彀煌闹瞥碳夹g(shù)，包含例如0.25微米、0.18微米、0.15微米、0.13微米、0.11微米、90納米、65納米、40納米、28納米制程及/或其他類似的制程。舉例而言，28納米制程技術(shù)包含28納米高效能微型移動計算(28nanometerhighperformancecompactmobilecomputing；28HPC)技術(shù)及/或類似的制程技術(shù)。在部分實施例中，28納米高效能微型移動計算技術(shù)用來制造主流的智能裝置、數(shù)字電路、儲存裝置以及單晶片應(yīng)用。相較于部分技術(shù)，28納米高效能微型移動計算技術(shù)可使電路設(shè)計達到小晶粒(die)尺寸、較少的過度設(shè)計(over-design)以及明顯的功耗下降。在部分實施例中，硅智財與不同的元件設(shè)計相關(guān)，例如互補式金氧半場效晶體管(complementarymetal-oxide-semiconductorfieldeffecttransistor；CMOSFET)、應(yīng)變互補式金氧半場效晶體管(strainedCMOSFET)、鰭式結(jié)構(gòu)場效晶體管、高壓晶體管及/或其他類似的元件。對應(yīng)于上述的元件設(shè)計，相關(guān)的半導(dǎo)體設(shè)計參數(shù)包含例如閥值電壓、崩潰電壓(breakdownvoltage)、消耗電流、開關(guān)速度及或其他類似的參數(shù)。上述的制程技術(shù)數(shù)據(jù)庫116的實施方式僅為范例性的敘述。各種不同的制程技術(shù)數(shù)據(jù)庫116的實施方式均在本揭示內(nèi)容的范圍中。舉例而言，在不同的實施例中，制程技術(shù)數(shù)據(jù)庫116可由軟件實現(xiàn)，并/或意指與制程技術(shù)相關(guān)的信息，以及與硅智財相關(guān)的參數(shù)。如上所討論的，制程技術(shù)意指用以制造例如對應(yīng)硅智財?shù)陌雽?dǎo)體裝置的過程。在部分實施例中，制程技術(shù)是與例如沉積、移除、圖案化(patterning)及改變電性(例如摻雜(doping))相關(guān)。在部分實施例中，沉積是將物質(zhì)成長于、覆蓋于及/或轉(zhuǎn)移于晶圓上的制程。沉積制程包含例如物理氣相沉積(physicalvapordepositon；PVD)、化學(xué)氣相沉積(chemicalvapordepositon；CVD)、電化學(xué)沉積(electrochemicaldepositon；CVD)、分子束磊晶(molecularbeamepitaxy；MBE)、原子層沉積(atomiclayerdeposition；ALD)及/或其他類似的制程。在部分實施例中，移除是將物質(zhì)從晶圓上移除的制程，并包含例如蝕刻制程。舉例而言，移除制程包含化學(xué)機械平坦化(chemicalmechanicalplanarization；CMP)，用以將半導(dǎo)體結(jié)構(gòu)的表面平坦化。在部分實施例中，圖案化，又稱為微影技術(shù)(lithograpy)，是用以形塑沉積物質(zhì)的制程。圖案化制程包含例如使用光阻物質(zhì)選擇性地將部份半導(dǎo)體結(jié)構(gòu)遮住，將半導(dǎo)體結(jié)構(gòu)以特定波長的光進行曝光，并以顯影溶劑(developersolution)洗去未曝光的區(qū)域。在部分實施例中，改變電性包含在所選的區(qū)域上，以擴散及/或離子布植進行摻雜。如圖所示，接在摻雜制程后可進行退火(annealing)制程，包含例如爐管退火(furnaceanneal)或快速熱退火(rapidthermalanneal)，以激發(fā)布植的摻雜物(dopant)。如圖1及圖2所示，對應(yīng)所接收的使用者定義需求105，模型產(chǎn)生器120至少根據(jù)硅智財數(shù)據(jù)庫110產(chǎn)生一個模型224(如圖2所示)。模型224與硅智財?shù)膶蛹壪嚓P(guān)。于部分實施例中，模型224包含以層級性的方式表現(xiàn)一個給定的硅智財及/或給定的次系統(tǒng)的效能、功率、面積及成本。于部分實施例中，給定的硅智財與至少一集成電路相關(guān)。在部分實施例中，次系統(tǒng)包含至少一處理裝置，包含例如中央處理器、數(shù)字信號處理器(digitalsignalprocessor；DSP)及/或類似的裝置。如圖1及圖2所示，探測器130接收如圖2所示，從模型產(chǎn)生器120而來的模型224。在部分實施例中，根據(jù)如圖2所示的模型224，探測器130存取制程技術(shù)數(shù)據(jù)庫116以模擬對應(yīng)至少一架構(gòu)的一個或多個對應(yīng)的制程。在部分實施例中，架構(gòu)意指如上所述的產(chǎn)品的集成電路的組態(tài)、功能及/或電性。在部分實施例中，探測器130包含估測器135。估測器135配置以根據(jù)圖2所示的模型224，對上述的架構(gòu)的效能值、功率值、面積值、成本值或其組合進行估測。根據(jù)至少一估測值，估測器135移除至少一并未符合使用者定義需求105而有缺陷的架構(gòu)。如圖所示，當(dāng)估測的功率值大于對應(yīng)使用者定義需求105的預(yù)設(shè)功率值時，估測器135認(rèn)定如上所述的架構(gòu)，意指產(chǎn)品的集成電路的結(jié)構(gòu)、功能及/或電性，具有缺陷。估測器135移除具有缺陷的架構(gòu)。在探測器130移除有缺陷的架構(gòu)后，整合平臺100輸出結(jié)果數(shù)據(jù)140以進行分析及/或評估。在部分實施例中，結(jié)果數(shù)據(jù)140包含對應(yīng)于效能、功率、面積、成本的架構(gòu)技術(shù)組態(tài)排序、效能值、功率值、面積值、成本值的估測及/或其他類似的數(shù)據(jù)。如圖所示，當(dāng)根據(jù)一個所選的技術(shù)所建立的架構(gòu)的功率值是最小的功率值時，結(jié)果數(shù)據(jù)140中對應(yīng)于效能、功率、面積、成本的架構(gòu)技術(shù)組態(tài)排序顯示使用所選技術(shù)的此架構(gòu)具有最高的排名。在不同實施例中，結(jié)果數(shù)據(jù)140用以在產(chǎn)品設(shè)計及/或生產(chǎn)前，對產(chǎn)品進行早期估測。圖2為本揭示內(nèi)容一實施例中，用以實現(xiàn)圖1的整合平臺100的系統(tǒng)200。系統(tǒng)200中的不同元件的標(biāo)號繪示于圖2中。在部分實施例中，系統(tǒng)200是實現(xiàn)于用以實現(xiàn)圖1的整合平臺100的計算機中，或是由該計算機實現(xiàn)。用以實現(xiàn)系統(tǒng)200的各種不同裝置均位于本揭示內(nèi)容的范圍中。如圖所示，系統(tǒng)200包含處理器202以及儲存計算機程序碼206的非暫態(tài)計算機可讀取的儲存裝置204。在部分實施例中，處理器202配置以執(zhí)行儲存在計算機可讀取的儲存裝置204中的計算機程序碼206，以執(zhí)行包含例如圖3所示步驟的操作步驟。在部分實施例中，計算機可讀取的儲存裝置204儲存計算機程序碼206，以執(zhí)行包含例如圖3所示的步驟。在不同實施例中，計算機可讀取的儲存裝置204亦在計算機程序碼206的外儲存不同的數(shù)據(jù)，以執(zhí)行包含例如圖3所示步驟的操作步驟。在另一實施例中，計算機可讀取的儲存裝置204亦在執(zhí)行包含例如圖3所示步驟的操作步驟時，儲存所產(chǎn)生及/或所需要的數(shù)據(jù)。如圖所示，在執(zhí)行包含例如圖3所示步驟的操作步驟時，所產(chǎn)生及/或所需要的數(shù)據(jù)包含以下將詳述的硅智財數(shù)據(jù)218、硬件應(yīng)用數(shù)據(jù)220、制程技術(shù)數(shù)據(jù)222、模型224及/或一組可執(zhí)行指令。如圖2搭配圖1所示，對應(yīng)使用者定義需求105，處理器202配置以執(zhí)行計算機程序碼206，以執(zhí)行圖1所示的模型產(chǎn)生器120、探測器130及/或估測器135的步驟及/或功能。在部分實施例中，根據(jù)圖1中的使用者定義需求105，處理器202執(zhí)行計算機程序碼206以使用一筆或多筆硅智財數(shù)據(jù)218及硬件應(yīng)用數(shù)據(jù)220，以產(chǎn)生層級表223。在部分實施例中，硅智財數(shù)據(jù)218是與硅智財?shù)膮^(qū)塊組態(tài)相關(guān)，其中在部分實施例中，區(qū)塊是指電子元件。在部分實施例中，硬件應(yīng)用數(shù)據(jù)220指出產(chǎn)品應(yīng)用與硅智財用途間的關(guān)系。如圖所示，當(dāng)使用者定義需求105對應(yīng)于產(chǎn)品的特定應(yīng)用時，處理器202根據(jù)使用者定義需求105執(zhí)行計算機程序碼206，以為了構(gòu)成產(chǎn)品收集合適的硅智財而存取硬件應(yīng)用數(shù)據(jù)220。根據(jù)使用者定義需求105，處理器202執(zhí)行計算機程序碼206，以進一步存取硅智財數(shù)據(jù)218，獲得與合適的硅智財?shù)膮^(qū)塊組態(tài)相關(guān)的數(shù)據(jù)，進一步產(chǎn)生層級表223。在部分實施例中，層級表223包含次系統(tǒng)層級、硅智財層級以及區(qū)塊層級。次系統(tǒng)層級定義包含如上所述的硅智財?shù)母鱾€次系統(tǒng)。硅智財層級定義包含區(qū)塊(未繪示)的各個硅智財。區(qū)塊層級定義各個區(qū)塊的參數(shù)。在部分實施例中，次系統(tǒng)包含至少一處理裝置，包含例如中央處理器、數(shù)字信號處理器及/或類似的裝置。在部分實施例中，各個區(qū)塊，意指至少一電子元件，包含技術(shù)參數(shù)、實現(xiàn)參數(shù)、通用參數(shù)、成本參數(shù)及/或其他類似的參數(shù)。接著，處理器202執(zhí)行計算機程序碼206，以根據(jù)層級表223產(chǎn)生模型224。在部分實施例中，層級表223包含如上所述的參數(shù)，且處理器202執(zhí)行計算機程序碼206以處理層級表223中的參數(shù)，以建構(gòu)模型224或是包含于模型224的數(shù)據(jù)庫。在部分實施例中，模型224包含具有至少一上述的裝置的硬件應(yīng)用規(guī)格、制程技術(shù)規(guī)格及設(shè)計規(guī)格的數(shù)據(jù)庫(未繪示)。在部分實施例中，根據(jù)模型224，處理器202執(zhí)行計算機程序碼206，以產(chǎn)生至少一架構(gòu)(未繪示)。如圖所示，應(yīng)用需求指出MP3的播放需要例如128K位元播放率、4MB的文件大小、4分鐘的長度并將數(shù)據(jù)儲存于第三代低功率雙倍數(shù)據(jù)率記憶體。對于這樣的應(yīng)用需求，模型224包含具有ARMM3處理裝置、直接記憶體存取裝置、第三代低功率雙倍數(shù)據(jù)率記憶體及靜態(tài)隨機存取記憶體的數(shù)據(jù)庫。處理器202執(zhí)行計算機程序碼206，以產(chǎn)生架構(gòu)。此架構(gòu)定義為從第三代低功率雙倍數(shù)據(jù)率記憶體存取數(shù)據(jù)的ARMM3處理裝置。在另一實施例及/或更包含在本實施例中，處理器202執(zhí)行計算機程序碼206，以產(chǎn)生另一架構(gòu)。此架構(gòu)定義為直接記憶體存取裝置用以將數(shù)據(jù)從靜態(tài)隨機存取記憶體復(fù)制到第三代低功率雙倍數(shù)據(jù)率記憶體，接著ARMM3處理裝置由靜態(tài)隨機存取記憶體存取數(shù)據(jù)。如上所述，在部分實施例中，架構(gòu)意指產(chǎn)品的集成電路的組態(tài)、功能及/或電性。在部分實施例中，架構(gòu)包含如上所述的一些硅智財。在部分實施例中，處理器202更執(zhí)行計算機程序碼206，以利用制程技術(shù)數(shù)據(jù)222，如圖所示，根據(jù)模型224執(zhí)行對于效能值、功率值、面積值以及成本值至少其中之一的估測，以針對所產(chǎn)生的架構(gòu)產(chǎn)生結(jié)果數(shù)據(jù)140。如圖所示，根據(jù)模型224，上述的估測可由制程技術(shù)數(shù)據(jù)222獲得相關(guān)的制程數(shù)據(jù)，并使用相關(guān)制程數(shù)據(jù)模擬用以產(chǎn)生架構(gòu)的制程來執(zhí)行。在執(zhí)行估測后，可產(chǎn)生對應(yīng)所產(chǎn)生的架構(gòu)的制程的模擬結(jié)果數(shù)據(jù)140。在部分實施例中，結(jié)果數(shù)據(jù)140包含例如對應(yīng)于所產(chǎn)生架構(gòu)的效能值、功率值、面積值及成本值至少其中之一。在部分實施例中，結(jié)果數(shù)據(jù)140做為實現(xiàn)所產(chǎn)生架構(gòu)的制程的依據(jù)。在部分實施例中，制程技術(shù)數(shù)據(jù)222包含與制程技術(shù)相關(guān)的數(shù)據(jù)以及制造硅智財?shù)南嚓P(guān)參數(shù)。如圖所示，與對應(yīng)使用者定義需求105的硅智財制程及硬件應(yīng)用相關(guān)的制程被模擬。根據(jù)模擬結(jié)果，效能值、功率值、面積值、成本值或其組合可被估測。根據(jù)估測值，至少一并未符合使用者定義需求105而有缺陷的架構(gòu)可被辨識出及/或被移除。如圖所示，當(dāng)估測的成本值高于對應(yīng)使用者定義需求105的預(yù)設(shè)成本值時，估測器135認(rèn)定此架構(gòu)是有缺陷的，且估測器135移除具有缺陷的架構(gòu)。在部分實施例中，處理器202是由例如中央處理器、多個處理器、分散式處理系統(tǒng)、特殊應(yīng)用集成電路(applicationspecificintegratedcircuit；ASIC)、合適的處理單元及/或其他類似的裝置實現(xiàn)。上述用以實現(xiàn)處理器202的電路或單元僅為范例性的描述。各種用以實現(xiàn)處理器202的不同電路及單元均位于本揭示內(nèi)容的范圍中。在部分實施例中，計算機可讀取的儲存裝置204可由例如電子裝置、磁性裝置、光學(xué)裝置、電磁裝置、紅外線裝置、半導(dǎo)體裝置及/或其他類似的裝置實現(xiàn)。舉例而言，計算機可讀取的儲存裝置204包含半導(dǎo)體記憶體、磁帶、可卸除計算機磁盤機、隨機存取記憶體、只讀記憶體(read-onlymemory；ROM)、固態(tài)磁盤、光學(xué)盤片及/或其他類似的裝置。以包含光學(xué)盤片的計算機可讀取的儲存裝置204為例，計算機可讀取的儲存裝置204包含例如只讀光盤(compactdisc-readonlymemory；CD-ROM)、可讀寫光盤(compactdisc-read/write；CD-R/W)、數(shù)字視頻光盤(digitalvideodisc；DVD)或其他類似的裝置。在部分實施例中，計算機可讀取的儲存裝置204儲存計算機程序碼206，以執(zhí)行如圖1所示的模型產(chǎn)生器120以及探測器130的操作步驟。于部分實施例中，計算機可讀取的儲存裝置204也儲存指令207，以與外部的機器及/或設(shè)備溝通。于部分實施例中，處理器202執(zhí)行指令207以產(chǎn)生由制造設(shè)備(未繪示)讀取的命令及/或指令，以根據(jù)結(jié)果數(shù)據(jù)140制造半導(dǎo)體裝置。如圖所示，結(jié)果數(shù)據(jù)140包含對應(yīng)于具有多種數(shù)值的不同架構(gòu)的數(shù)據(jù)，數(shù)值包含例如效能值、功率值、面積值及成本值至少其中之一。根據(jù)結(jié)果數(shù)據(jù)140，處理器220執(zhí)行指令207，以產(chǎn)生對應(yīng)于不同架構(gòu)中合適的一個架構(gòu)給所提供的制造設(shè)備(未繪示)。所提供的制造設(shè)備接著根據(jù)命令制造半導(dǎo)體裝置或集成電路。在部分實施例中，處理器202透過總線208電性耦接于計算機可讀取的儲存裝置204。處理器202可透過總線208與計算機可讀取的儲存裝置204溝通。更進一步地，在部分實施例中，處理器202透過總線208與多種周邊裝置及/或外部設(shè)備。如圖2所示，處理器202透過總線208與輸入輸出接口210電性連接。輸入輸出接口210電性耦接于周邊裝置，包含例如顯示裝置(未繪示)。顯示裝置可由例如陰極射線管(cathoderaytube；CRT)、液晶顯示器(liquidcrystaldisplay；LCD)及/或其他類似的裝置實現(xiàn)。因此，處理器202可透過輸入輸出接口210與顯示裝置溝通。透過輸入輸出接口210，處理器202可與其它的周邊裝置進行信息及/或指令的溝通，周邊裝置可包含例如鍵盤、鼠標(biāo)、軌跡球、軌跡板、觸控屏幕、游標(biāo)方向鍵及/或其他類似的裝置。上述的周邊裝置僅為范例性的描述。不同的周邊裝置均位于本揭示內(nèi)容的范圍。在部分實施例中，輸入輸出接口210包含顯示裝置。顯示裝置配置以示出結(jié)果數(shù)據(jù)140的信息，包含例如架構(gòu)技術(shù)組態(tài)的排序。在部分實施例中，處理器202亦透過總線208電性耦接于網(wǎng)絡(luò)接口212，以透過網(wǎng)絡(luò)接口212存取網(wǎng)絡(luò)214。透過網(wǎng)絡(luò)214，處理器202以及計算機可讀取的儲存裝置204可與外部裝置及/或連接到網(wǎng)絡(luò)214的裝置溝通。在部分實施例中，透過網(wǎng)絡(luò)214，網(wǎng)絡(luò)接口212接收如圖1所示的使用者定義需求105。在部分實施例中，是由輸入輸出接口210接收使用者定義需求105。在更具有的實施例中，網(wǎng)絡(luò)接口212透過網(wǎng)絡(luò)214傳送結(jié)果數(shù)據(jù)140至使用者裝置。舉例而言，使用者裝置可為計算機及/或其他類似的裝置。在部分實施例中，網(wǎng)絡(luò)接口212是由無線網(wǎng)絡(luò)接口及/或有線網(wǎng)絡(luò)接口實現(xiàn)。無線網(wǎng)絡(luò)接口包含例如藍芽、WIFI、WIMAX、GPRS、WCDMA及/或其他類似的接口。有線網(wǎng)絡(luò)接口包含例如乙太網(wǎng)絡(luò)、通用串行端口(universalserialbus；USB)、IEEE-1394及/或類似的接口。圖2的系統(tǒng)200的組態(tài)僅為范例性的敘述。不同的系統(tǒng)200的組態(tài)均位于本揭示內(nèi)容的范圍。舉例而言，在不同的實施例中，計算機可讀取的儲存裝置204可由非暫態(tài)計算機可讀取儲存媒介實現(xiàn)，并例如由上述圖3所示的可執(zhí)行操作步驟的可執(zhí)行指令及/或計算機程序碼進行編碼。圖3為本揭示內(nèi)容一實施例中，由圖2的系統(tǒng)200實現(xiàn)的方法300的流程圖。圖1的整合平臺100以及圖2的系統(tǒng)200的操作步驟，是由圖3的方法300進行描述。方法300中不同操作步驟的標(biāo)號在圖3中繪示出。任何熟悉此技藝者將了解到方法300中的操作步驟均可依實際需要調(diào)整其前后順序。任何熟悉此技藝者亦可了解到方法300可在本實施方式中所提及的步驟在不脫離本案內(nèi)容的精神和范圍內(nèi)，可增加額外的步驟。如圖3所示，在操作步驟305，整合平臺100提供圖1中的硅智財數(shù)據(jù)庫110、硬件應(yīng)用數(shù)據(jù)庫112以及制程技術(shù)數(shù)據(jù)庫116。對應(yīng)圖2，儲存裝置204儲存硅智財數(shù)據(jù)218、硬件應(yīng)用數(shù)據(jù)220以及制程技術(shù)數(shù)據(jù)222。如圖所示，硅智財數(shù)據(jù)庫110被提供以儲存與硅智財相關(guān)的硅智財數(shù)據(jù)218。硅智財數(shù)據(jù)218意指例如ARMCortex-A7處理裝置、ARMM3處理裝置、直接記憶體存取裝置、第三代低功率雙倍數(shù)據(jù)率記憶體及靜態(tài)隨機存取記憶體。硬件應(yīng)用數(shù)據(jù)庫112被提供以儲存硬件應(yīng)用數(shù)據(jù)220。硬件應(yīng)用數(shù)據(jù)220指出產(chǎn)品應(yīng)用與硅智財用途間的關(guān)系。制程技術(shù)數(shù)據(jù)庫116被提供以儲存制程技術(shù)數(shù)據(jù)222。制程技術(shù)數(shù)據(jù)222與制程技術(shù)以及與制造硅智財相關(guān)的參數(shù)。于操作步驟310，在部分實施例中，模型產(chǎn)生器120根據(jù)硅智財數(shù)據(jù)庫110產(chǎn)生層級表223。在更具有的實施例中，模型產(chǎn)生器120根據(jù)硅智財數(shù)據(jù)庫110及硬件應(yīng)用數(shù)據(jù)庫112產(chǎn)生層級表223。接著，模型產(chǎn)生器120根據(jù)層級表223產(chǎn)生模型224。在部分實施例中，模型224與硅智財?shù)膶蛹壪嚓P(guān)。對應(yīng)于圖2，輸入輸出接口210或是網(wǎng)絡(luò)接口212接收針對集成電路的使用者定義需求105，且處理器202執(zhí)行計算機程序碼206以使用一筆或多筆硅智財數(shù)據(jù)218以及硬件應(yīng)用數(shù)據(jù)220，以根據(jù)使用者定義需求105產(chǎn)生層級表223。接著，處理器202執(zhí)行計算機程序碼206以根據(jù)層級表223產(chǎn)生模型224。如圖所示，硬件應(yīng)用需求指出MP3的播放需要例如128K位元播放率、4MB的文件大小、4分鐘的長度并將數(shù)據(jù)儲存于第三代低功率雙倍數(shù)據(jù)率記憶體。對于這樣的應(yīng)用需求，模型224包含具有ARMM3處理裝置、直接記憶體存取裝置、第三代低功率雙倍數(shù)據(jù)率記憶體及靜態(tài)隨機存取記憶體的數(shù)據(jù)庫，以對應(yīng)與上述的操作步驟305相關(guān)的硅智財。層級表223包含至少一裝置(未繪示)或是至少一裝置中的次區(qū)塊(未繪示)的功率定義的信息。在部分實施例中，至少一裝置可由具核心的裝置或是不具核心的裝置實現(xiàn)。在更具有的實施例中，具核心的裝置為主電路，不具核心的裝置為周邊電路。如圖所示，由使用者定義需求所對應(yīng)的產(chǎn)品是ARMCortex-A7處理裝置。ARMCortex-A7處理裝置包含至少一具核心的裝置以及一不具核心的裝置。至少一具核心的裝置具有次區(qū)塊，包含例如規(guī)格為ARMv732bCPUvirtual40bPA的核心電路、數(shù)據(jù)引擎Neon、浮點數(shù)單元以及為16-64K的一級快取(1-Cache)以及為16-64K的數(shù)據(jù)快取(D-Cache)的記憶體電路。不具核心的裝置具有次區(qū)塊，包含例如偵測控制單元(snoopcontrolunit)、L2快取的記憶體電路以及總線接口。各個次區(qū)塊的功率定義是與硅智財功率精細(xì)度(granularity)相關(guān)，且硅智財功率精細(xì)度指出多種次功率狀態(tài)，包含例如動態(tài)及靜態(tài)邏輯功率、動態(tài)及靜態(tài)時脈功率、動態(tài)及靜態(tài)的靜態(tài)隨機存取記憶體功率以及其他動態(tài)及靜態(tài)功率。硅智財功率精細(xì)度亦定義不同的次功率的功率數(shù)目，以便于執(zhí)行估測的過程，包含例如根據(jù)模型224進行的功率估測。功率估測將于下面進行敘述。于操作步驟315，在部分實施例中，探測器130根據(jù)模型224對例如所述的效能值、功率值、面積值以及成本值至少其中之一進行估測，以產(chǎn)生結(jié)果數(shù)據(jù)140，以使結(jié)果數(shù)據(jù)140做為制造系統(tǒng)的依據(jù)，其中系統(tǒng)包含例如集成電路。在不同的實施例中，探測器130使用制程技術(shù)數(shù)據(jù)庫116來執(zhí)行對應(yīng)于層級表223的估測，以輸出結(jié)果數(shù)據(jù)140，做為制造系統(tǒng)單晶片或是系統(tǒng)整合晶片的依據(jù)。對應(yīng)于圖2，處理器202執(zhí)行計算機程序碼206，以使用制程技術(shù)數(shù)據(jù)222根據(jù)模型224執(zhí)行估測，以產(chǎn)生結(jié)果數(shù)據(jù)140，以使結(jié)果數(shù)據(jù)140做為制造包含系統(tǒng)的依據(jù)，且系統(tǒng)可例如為圖4所示的相機顯示系統(tǒng)400。在操作步驟315后，與圖2相關(guān)的部分實施例中，處理器202執(zhí)行指令207，以對所提供的制造設(shè)備(未繪示)產(chǎn)生對應(yīng)于結(jié)果數(shù)據(jù)140的命令。所提供的制造設(shè)備接著根據(jù)命令制造半導(dǎo)體裝置或集成電路。在部分實施例中，層級表223為單一的層級查找表(lookuptable；LUT)，且模型224為單一且獨立的整體電子系統(tǒng)層(electronicsystemlevel；ESL)模型。于部分實施例中，此單一的整體電子系統(tǒng)層包含數(shù)據(jù)庫，并針對上述不同的次系統(tǒng)、硅智財及/或區(qū)塊具有通用標(biāo)準(zhǔn)規(guī)格(commonstandardspecification)。在這樣的實施例中，此單一的整體電子系統(tǒng)層的數(shù)據(jù)庫是被簡化的，并未與其他的模型相連結(jié)。在部分技術(shù)中，計算機針對各個硅智財或晶片產(chǎn)生不同的非層級表。接著，根據(jù)非層級表，計算機產(chǎn)生不同的模型。然而，這些模型彼此間具有強烈的相關(guān)性，使根據(jù)這些模型的估測耗費很長的時間。和上述的技術(shù)相較，在部分實施例中，用以實現(xiàn)圖1的整合平臺100的圖2的系統(tǒng)200根據(jù)單一且獨立的整體電子系統(tǒng)層執(zhí)行估測。如上所述，單一的整體電子系統(tǒng)層包含簡化的數(shù)據(jù)庫，在操作步驟315所需的估測時間將由于簡化的數(shù)據(jù)庫而縮短。圖4為本揭示內(nèi)容一實施例中，執(zhí)行圖3的操作步驟的相機顯示系統(tǒng)400的示意圖。在部分實施例中，圖1的使用者定義需求105用以產(chǎn)生圖4的相機顯示系統(tǒng)400。相機顯示系統(tǒng)400包含例如影像感測器405、D實體層(D-PHY)單晶片系統(tǒng)410、D實體層415、相機串行接口(cameraserialinterface；CSI)420以及影像信號處理器(imagingsignalprocessor；ISP)425。影像感測器405、D實體層單晶片系統(tǒng)410、D實體層415、相機串行接口420以及影像信號處理器425是以圖4所示的順序耦接，并共同運作以感測、傳送并處理影像信號。如所述的，層級表223是單一的層級查找表，以簡化而使影像感測器405、D實體層單晶片系統(tǒng)410、D實體層415、相機串行接口420以及影像信號處理器425的各別參數(shù)合而為一個整體。對應(yīng)于為單一的層級查找表的層級表223，模型224在部分實施例中，是由如上所述的單一且獨立的整體電子系統(tǒng)層模型所實現(xiàn)。如同所述的，單一且獨立的整體電子系統(tǒng)層模型包含影像感測器405、D實體層單晶片系統(tǒng)410、D實體層415、相機串行接口420以及影像信號處理器425的整體規(guī)格，且不與任何其他的模型連結(jié)。于部分與圖2相關(guān)的實施例中，處理器202更執(zhí)行計算機程序碼206以自制程技術(shù)數(shù)據(jù)222獲得相關(guān)的制程數(shù)據(jù)，以利用上述的單一的整體電子系統(tǒng)層模型模擬架構(gòu)的制程。在部分技術(shù)中，計算機針對圖4中的影像感測器405、D實體層單晶片系統(tǒng)410、D實體層415、相機串行接口420以及影像信號處理器425產(chǎn)生不同的非層級表，且非層級表不包含如上所述的次系統(tǒng)層級、硅智財層級以及區(qū)塊層級。非層級表包含參數(shù)，而不包含例如包含次系統(tǒng)層級、硅智財層級以及區(qū)塊層級的層級。根據(jù)非層級表，計算機產(chǎn)生不同的模型，包含例如影像感測器模型、D實體層單晶片系統(tǒng)模型、D實體層模型、相機串行接口模型以及影像信號處理器模型。然而，影像感測器模型、D實體層單晶片系統(tǒng)模型、D實體層模型、相機串行接口模型以及影像信號處理器模型彼此間具有強烈的相關(guān)性，使根據(jù)這些模型的估測耗費很長的時間。和上述的技術(shù)相較，如在操作步驟310中所討論的，在部分實施例中，層級表223為單一的層級查找表，且模型224為單一的整體電子系統(tǒng)層模型。因此，在操作步驟315所需的估測時間將因而縮短。如圖4所示，單一的層級查找表包含對應(yīng)于影像感測器405、D實體層單晶片系統(tǒng)410、D實體層415、相機串行接口420以及影像信號處理器425，且形成一個陣列并具有層級的參數(shù)。單一的整體電子系統(tǒng)層模型包含影像感測器405、D實體層單晶片系統(tǒng)410、D實體層415、相機串行接口420以及影像信號處理器425的整體規(guī)格。因此，根據(jù)圖2，處理器202執(zhí)行計算機程序碼206，以使用單一的整體電子系統(tǒng)層模型，自制程技術(shù)數(shù)據(jù)222獲得相關(guān)的制程數(shù)據(jù)，而不鏈接其他模型。接著，處理器202更執(zhí)行計算機程序碼206以使用相關(guān)的制程數(shù)據(jù)模擬所產(chǎn)生的架構(gòu)的制程。通過使用單一的整體電子系統(tǒng)層模型，而不鏈接其他模型，操作步驟315所需的估測時間將由于簡化的數(shù)據(jù)庫而縮短。雖然本揭示內(nèi)容已以實施方式揭露如上，然其并非用以限定本揭示內(nèi)容，任何熟悉此技藝者，在不脫離本揭示內(nèi)容的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾，因此本揭示內(nèi)容的保護范圍當(dāng)視所附的權(quán)利要求書所界定的范圍為準(zhǔn)。當(dāng)前第1頁1 2 3 當(dāng)前第1頁1 2 3