技術(shù)總結(jié)
本申請?zhí)峁┝艘环N信息采集裝置及方法，本發(fā)明中的信息采集模塊、解碼自走時(shí)守時(shí)模塊、打時(shí)間戳模塊和接口收發(fā)模塊設(shè)置在FPGA硬件平臺上，由于均設(shè)置在FPGA硬件平臺上，而且FPGA具有并行接收數(shù)據(jù)的特點(diǎn)，可以并行同步采集多個(gè)網(wǎng)口的報(bào)文，保證了各個(gè)網(wǎng)口采集報(bào)文時(shí)使用同一個(gè)工作時(shí)鐘。解決了每個(gè)網(wǎng)口使用各自的晶振，而帶來的多個(gè)網(wǎng)口采集報(bào)文時(shí)的時(shí)標(biāo)一致性低的問題。對時(shí)間串碼電平進(jìn)行解析得到時(shí)間信息、根據(jù)所述時(shí)間信息中的秒脈沖信號進(jìn)行守時(shí)、自走時(shí)處理，能夠解決不能根據(jù)接入的時(shí)間串碼及時(shí)調(diào)整時(shí)間而帶來的時(shí)間精度低的問題。

技術(shù)研發(fā)人員：何杰;馬凱;黃曙;胡春潮;李書杰;侯艾君;馮善強(qiáng);汪溢;曹麗娟;張曉悅
受保護(hù)的技術(shù)使用者：廣東電網(wǎng)有限責(zé)任公司電力科學(xué)研究院
文檔號碼：201610472511
技術(shù)研發(fā)日：2016.06.22
技術(shù)公布日：2016.12.07