本發(fā)明涉及光纖通信技術(shù)領(lǐng)域，具體的涉及一種基于PCIE的通信板系統(tǒng)。

背景技術(shù)：

隨著光纖技術(shù)的發(fā)展，光纖數(shù)據(jù)傳輸已成為光纖應(yīng)用中的重要技術(shù)問(wèn)題之一，利用傳統(tǒng)的數(shù)據(jù)傳輸總線實(shí)現(xiàn)光纖與PC機(jī)之間數(shù)據(jù)交換，常常發(fā)生傳輸瓶頸，很大程度上制約了光纖高速傳輸數(shù)據(jù)的優(yōu)勢(shì)。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)上述現(xiàn)有技術(shù)存在的問(wèn)題，本發(fā)明在現(xiàn)有技術(shù)基礎(chǔ)之上作進(jìn)一步改進(jìn)，本發(fā)明涉及一種基于PCIE的通信板系統(tǒng)，本發(fā)明通過(guò)PCIE總線實(shí)現(xiàn)PC機(jī)與光纖之間的數(shù)據(jù)傳輸，數(shù)據(jù)傳輸穩(wěn)定性好，傳輸速度快。

本發(fā)明通過(guò)以下技術(shù)方案實(shí)現(xiàn)上述發(fā)明目的。

一種基于PCIE的通信板系統(tǒng)，包括光纖接口、FPGA1和FPGA2，所述光纖接口共有兩路，每路光纖接口的傳輸速率均為2.56Gbps，所述FPGA1與光纖接口通信，F(xiàn)PGA1用于接收和發(fā)送光纖數(shù)據(jù)，所述FPGA2與FPGA1之間通過(guò)64根互聯(lián)總線連接，F(xiàn)PGA2通過(guò)PCIe×8與PC機(jī)交換光纖數(shù)據(jù)。

本發(fā)明采用FPGA1實(shí)現(xiàn)光纖數(shù)據(jù)的接收與發(fā)送，然后通過(guò)64根互聯(lián)線實(shí)現(xiàn)光纖數(shù)據(jù)與FPGA2芯片的交換，最終通過(guò)FPGA2芯片實(shí)現(xiàn)數(shù)據(jù)與PC機(jī)的交換，其電路結(jié)構(gòu)簡(jiǎn)單，易于調(diào)試制作，而且成本低廉，光纖數(shù)據(jù)傳輸穩(wěn)定性好，傳輸速度快。

進(jìn)一步的，所述FPGA1自帶12對(duì)Rapid I/O接口，以滿足光纖接口高速率的數(shù)據(jù)傳輸。

進(jìn)一步的，所述FPGA1外掛2片1MB的SRAM，用于光纖數(shù)據(jù)的緩存，從而能夠有充足的時(shí)間進(jìn)行兩片F(xiàn)PGA之間數(shù)據(jù)的傳輸。

進(jìn)一步的，所述64根互聯(lián)總線連接在一個(gè)BANK內(nèi)，以保證數(shù)據(jù)傳輸?shù)竭_(dá)的一致性。

進(jìn)一步的，所述FPGA1還連接有DA芯片，F(xiàn)PGA1通過(guò)DA芯片轉(zhuǎn)換和傳輸光纖數(shù)據(jù)，DA芯片的輸出接口為SMA。

進(jìn)一步的，所述DA芯片的位寬為12bits，DA芯片的輸出幅度為±1V，DA芯片通過(guò)一運(yùn)算放大器調(diào)節(jié)輸出幅度。

進(jìn)一步的，還包括一個(gè)100M的晶振，所述晶振通過(guò)一時(shí)鐘驅(qū)動(dòng)輸出一路單端時(shí)鐘到FPGA2，輸出兩路單端時(shí)鐘到FPGA1，還輸出兩路差分時(shí)鐘供給光纖。

進(jìn)一步的，所述FPGA1外接有BIT指示燈和工作指示燈。

進(jìn)一步的，其外形尺寸為215mm×111mm×1.8mm。

本發(fā)明與現(xiàn)有技術(shù)相比，至少具有以下益效果：

本發(fā)明采用FPGA1實(shí)現(xiàn)光纖數(shù)據(jù)的接收與發(fā)送，然后通過(guò)64根互聯(lián)線實(shí)現(xiàn)光纖數(shù)據(jù)與FPGA2芯片的交換，最終通過(guò)FPGA2芯片實(shí)現(xiàn)數(shù)據(jù)與PC機(jī)的交換，其電路結(jié)構(gòu)簡(jiǎn)單，易于調(diào)試制作，而且成本低廉，光纖數(shù)據(jù)傳輸穩(wěn)定性好，傳輸速度快。

附圖說(shuō)明

此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明實(shí)施例的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，并不構(gòu)成對(duì)本發(fā)明實(shí)施例的限定。在附圖中：

圖1為本發(fā)明的原理框圖；

圖2為本發(fā)明中DA芯片連接示意圖；

圖3為本發(fā)明中時(shí)鐘分配示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合實(shí)施例和附圖，對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明，本發(fā)明的示意性實(shí)施方式及其說(shuō)明僅用于解釋本發(fā)明，并不作為對(duì)本發(fā)明的限定。

實(shí)施例1：

如圖1所示，一種基于PCIE的通信板系統(tǒng)，包括光纖接口、FPGA1和FPGA2，光纖接口共有兩路，每路光纖接口的傳輸速率均為2.56Gbps， FPGA1與光纖接口通信，F(xiàn)PGA1用于接收和發(fā)送光纖數(shù)據(jù)， FPGA2與FPGA1之間通過(guò)64根互聯(lián)總線連接，F(xiàn)PGA2通過(guò)PCIe×8與PC機(jī)交換光纖數(shù)據(jù)，PCIe×8選用XILINX公司的芯片實(shí)現(xiàn)。

本發(fā)明采用FPGA1實(shí)現(xiàn)光纖數(shù)據(jù)的接收與發(fā)送，然后通過(guò)64根互聯(lián)線實(shí)現(xiàn)光纖數(shù)據(jù)與FPGA2芯片的交換，最終通過(guò)FPGA2芯片實(shí)現(xiàn)數(shù)據(jù)與PC機(jī)的交換，其電路結(jié)構(gòu)簡(jiǎn)單，易于調(diào)試制作，而且成本低廉，光纖數(shù)據(jù)傳輸穩(wěn)定性好，傳輸速度快。

實(shí)施例2：

本實(shí)施例是在上述實(shí)施例基礎(chǔ)上做的進(jìn)一步改進(jìn)，如圖1所示，在本實(shí)施例中，F(xiàn)PGA1選用自帶12對(duì)Rapid I/O接口的，F(xiàn)PGA1和FPGA2可以均選擇ALTERA公司的EP1S25F780 C5芯片，以滿足光纖接口高速率的數(shù)據(jù)傳輸。FPGA1外掛2片1MB的SRAM，用于光纖數(shù)據(jù)的緩存，從而能夠有充足的時(shí)間進(jìn)行兩片F(xiàn)PGA之間數(shù)據(jù)的傳輸。FPGA1和FPGA264根互聯(lián)總線在一個(gè)BANK內(nèi)，以保證數(shù)據(jù)傳輸?shù)竭_(dá)的一致性。

實(shí)施例3：

本實(shí)施例是在上述實(shí)施例基礎(chǔ)上做的進(jìn)一步改進(jìn)，如圖1和圖2所示，在本實(shí)施例中， FPGA1還連接有DA芯片，F(xiàn)PGA1通過(guò)DA芯片轉(zhuǎn)換和傳輸光纖數(shù)據(jù)，DA芯片的輸出接口為SMA。DA芯片的位寬為12bits，DA芯片的輸出幅度為±1V，DA芯片通過(guò)一運(yùn)算放大器調(diào)節(jié)輸出幅度。

實(shí)施例4：

本實(shí)施例是在上述實(shí)施例基礎(chǔ)上做的進(jìn)一步改進(jìn)，如圖1、圖2和圖3所示，在本實(shí)施例中，本發(fā)明還包括一個(gè)100M的晶振，晶振通過(guò)一時(shí)鐘驅(qū)動(dòng)輸出一路單端時(shí)鐘到FPGA2，輸出兩路單端時(shí)鐘到FPGA1，還輸出兩路差分時(shí)鐘供給光纖，時(shí)鐘驅(qū)動(dòng)芯片支持12路LVDS與24路CMOS時(shí)鐘輸出。

實(shí)施例5：

本實(shí)施例是在上述實(shí)施例基礎(chǔ)上做的進(jìn)一步改進(jìn)，如圖1所示，在本實(shí)施例中進(jìn)一步的，所述FPGA1外接有BIT指示燈和工作指示燈。本發(fā)明的外形尺寸為215mm×111mm×1.8mm。

如上所述，可較好的實(shí)施本發(fā)明。