本發(fā)明涉及鐵路信號安全計算機系統(tǒng)技術領域。

背景技術：

目前所采用的鐵路信號安全計算機系統(tǒng)以二取二的處理器為核心，通過以并行總線通信（PCI或ISA）方式傳遞運行結果和運行狀態(tài)信息，通過狀態(tài)信息實現(xiàn)同步，根據(jù)傳遞的運行結果信息進行軟件比較，比較一致通過背板并行總線通信方式控制相應通信卡實現(xiàn)對外輸出。在這種結構中同步和比較由軟件實現(xiàn)，因此增大了軟件的開發(fā)及維護工作量。

技術實現(xiàn)要素：

本發(fā)明要解決的技術問題是提供一種基于總線同步校驗的鐵路信號安全計算機平臺，它具有性能可靠、軟件開發(fā)、維護工作量小、便于硬件維修等特點。

為解決上述技術問題，本發(fā)明所采取的技術方案是：

一種基于總線同步校驗的鐵路信號安全計算機平臺，包括兩套各自獨立的計算機單元A和計算機單元B，計算機單元A和計算機單元B各包括：設置在邏輯處理板VCU板上的處理器CPUx和處理器CPUy， VCU板的后接板VCU-EX板設有主備狀態(tài)線，還包括設置在總線接口板MBI板上的至少一個通信模塊，總線接口板MBI板的后接板MBI-EX板設有兩個以上通信模塊的對外輸出通信接口，其中一個對外輸出通信接口為對外總線接口，另一個對外輸出通信接口為主備信息交互接口；計算機單元A和計算機單元B通過主備狀態(tài)線的連接方式確定主備狀態(tài)，計算機單元A和計算機單元B還包括以下相同結構：包括ARINC659背板總線，各通信模塊、處理器CPUx和處理器CPUy通過ARINC659總線通訊連接：VCU板設有ARINC659背板總線接口單元BIUx模塊和BIUy模塊，分別用于處理器CPUx和處理器CPUy與ARINC659總線之間進行通訊連接，總線接口板MBI板上設有用于對通信模塊所傳輸?shù)男畔⑴cARINC659總線所傳輸?shù)男畔⑦M行協(xié)議轉換的處理器CPU，總線接口板MBI板上還設有ARINC659背板總線接口單元BIUx模塊和BIUy模塊，通信模塊所傳輸信號通過處理器CPU轉換協(xié)議后，經(jīng)BIUx模塊和BIUy模塊與ARINC659總線通訊連接。

本發(fā)明進一步改進在于：

處理器CPUx和處理器CPUy各具有獨立的電源、時鐘、保護電路、看門狗和復位電路模塊。

處理器CPUx和處理器CPUy功能參數(shù)相同：處理器CPUx和處理器CPUy主要性能參數(shù)：字長：32 bits；主頻：＞300 MHz。

主備信息信息交互接口為以太網(wǎng)接口。

采用上述技術方案所產生的有益效果在于：

1) 提供了安全計算機系內、系間的統(tǒng)一通用的高速、高容錯數(shù)據(jù)傳輸和同步機制；傳統(tǒng)并行背板總線的連線數(shù)據(jù)眾多，如果采用冗余總線設計難度大，而串行背板總線，每條總線包括信號3根，4重冗余12根線，易于系統(tǒng)設計。

2) 消除了傳統(tǒng)計算機結構中各通道以處理器為核心的缺點，各類模塊可以按照功能性和可靠性要求，按需配置。

3) 通過模塊化結構，為系統(tǒng)的功能擴展提供了極大的便利——系統(tǒng)功能的增加不需要修改已存在的模塊，僅需在預留的擴展槽位增加功能模塊即可；兩套安全計算機物理、電氣相互獨立，可關斷一套進行維修而不影響另外一套。

4) 相比傳統(tǒng)的任務級自監(jiān)控方式（一種二乘二取二系統(tǒng)的同步方法和設備 200910237497.8 ），基于背板冗余總線自監(jiān)控比較方式，克服了需要軟件參與監(jiān)控比對的缺點，其自監(jiān)控機制完全對軟件透明，減輕了軟件設計、驗證和認證的復雜度；相比于時鐘鎖步自監(jiān)控（Lock-Step）（用于鎖步同步的系統(tǒng)和方法 201180028954.8），此種方式避免了設計復雜的時鐘鎖步電路的設計。

本發(fā)明具有性能可靠、軟件開發(fā)、維護工作量小、便于硬件維修等特點。

附圖說明

圖1是本發(fā)明的結構示意圖；

圖2是圖1中邏輯處理板VCU板上各模塊與ARINC659總線連接結構示意圖；

圖3是圖1中總線接口板MBI板上各模塊與ARINC659總線連接結構示意圖。

ARINC659總線介紹：ARINC659總線由四重冗余總線構成，數(shù)據(jù)在總線進行發(fā)送時，在發(fā)送端進行回讀校核，發(fā)送和回讀不一致將發(fā)現(xiàn)。在接收端也進行接收比較，比較不一致拒絕接收該數(shù)據(jù)。ARINC659總線即可實現(xiàn)掛接在總線上的兩個處理器運算的比較。減輕軟件開發(fā)工作量（其規(guī)范標準詳見ARINC SPECIFICATION 659 BACKPLANE DATA BUS,DEC.27,1993）。

具體實施方式

下面將結合附圖和具體實施例對本發(fā)明進行進一步詳細說明。

由圖1-3所示的實施例可知，本實施例包括兩套各自獨立的計算機單元A和計算機單元B，計算機單元A和計算機單元B各包括：設置在邏輯處理板VCU板上的處理器CPUx和處理器CPUy， VCU板的后接板VCU-EX板設有主備狀態(tài)線，還包括設置在總線接口板MBI板上的至少一個通信模塊，總線接口板MBI板的后接板MBI-EX板設有兩個以上通信模塊的對外輸出通信接口，其中一個對外輸出通信接口為對外總線接口，另一個對外輸出通信接口為主備信息交互接口；計算機單元A和計算機單元B通過主備狀態(tài)線的連接方式確定主備狀態(tài)，計算機單元A和計算機單元B還包括以下相同結構：包括ARINC659背板總線，各通信模塊、處理器CPUx和處理器CPUy通過ARINC659總線通訊連接：VCU板設有ARINC659背板總線接口單元BIUx模塊和BIUy模塊，分別用于處理器CPUx和處理器CPUy與ARINC659總線之間進行通訊連接，總線接口板MBI板上設有用于對通信模塊所傳輸?shù)男畔⑴cARINC659總線所傳輸?shù)男畔⑦M行協(xié)議轉換的處理器CPU，總線接口板MBI板上還設有ARINC659背板總線接口單元BIUx模塊和BIUy模塊，通信模塊所傳輸信號通過處理器CPU轉換協(xié)議后，經(jīng)BIUx模塊和BIUy模塊與ARINC659總線通訊連接。

處理器CPUx和處理器CPUy各具有獨立的電源、時鐘、保護電路、看門狗和復位電路模塊。

處理器CPUx和處理器CPUy功能參數(shù)相同：處理器CPUx和處理器CPUy主要性能參數(shù)：字長：32 bits；主頻：＞300 MHz。

主備信息信息交互接口為以太網(wǎng)接口。

工作原理：

邏輯處理板VCU板內包含各自獨立的處理器CPUx和處理器CPUy，其分別各自控制一個節(jié)點的BIU模塊對（串行背板總線接口單元的BIUx模塊和BIUy模塊），兩通道之間保持絕對的獨立性，并利用加強絕緣來進行電氣隔離，處理器CPUx和處理器CPUy具有獨立的電源、時鐘、保護電路、看門狗和復位電路。保證系內/間的故障不會影響到另一系所有與安全通信接口相關的信息輸入、處理和輸出的功能。 處理器CPUx和CPUy執(zhí)行完全相同的軟件任務，并且同時由各自的BIU自ARINC659總線取得輸入數(shù)據(jù)，因此經(jīng)過軟件解算后輸出至各自BIU待發(fā)送的數(shù)據(jù)也應該是相同的；在時間規(guī)劃表約定的時刻經(jīng)過BIU交叉回繞比對發(fā)現(xiàn)此不一致，則BIU將立即停止本次發(fā)送并關閉對方發(fā)送，同時接收方也將檢測到此次數(shù)據(jù)傳輸是錯誤，從而使得系統(tǒng)導向安全側（停止對外輸出）。

BIU模塊對嚴格依照存儲在其中的“時間規(guī)劃表”規(guī)定的步驟和時間段參與ARINC659總線的運行，時間規(guī)劃表是在設計階段得以完全規(guī)定，并從根本上避免了節(jié)點對總線占用的“沖突”，通過時間觸發(fā)機制，保證了系統(tǒng)運行的確定性和強實時性，杜絕了各個節(jié)點對總線資源搶占所引起的資源沖突導致的系統(tǒng)執(zhí)行的不確定性，并且降低了計算機的傳輸延遲并且減少了傳輸抖動，提高了系統(tǒng)運行的可靠性和安全性。

多路總線接口板MBI板實現(xiàn)非安全功能，設置有單個處理器CPU單元，通過安裝不同總線功能子卡（以太網(wǎng)子卡、422/232子卡、CAN子卡、Profibus模塊等），實現(xiàn)機箱內ARINC659總線與多種外部總線的信息橋接功能。通過ARINC659背板總線接口單元BIU模塊對（BIUx模塊和BIUy模塊）連接ARINC659總線。

通過MBI板上以太網(wǎng)口交互兩系數(shù)據(jù)。處理器CPUx模塊 和處理器 CPUy模塊輸出的主背交互數(shù)據(jù)通過ARINC659總線連接到MBI板，MBI板上的一個以太網(wǎng)口連接對方系，對方系收到數(shù)據(jù)后通過ARINC659總線發(fā)送到相應處理器CPUx和處理器CPUy。

VCU板卡與其后接板VCU-EX板相連，將背狀態(tài)線引出。

MBI板卡與其后接板MBI-EX板相連， 將MBI對外輸出通信接口引出。