技術(shù)總結(jié)
本發(fā)明提供一種FPGA邏輯塊陣列的版圖布局方法及版圖布局。所述方法包括：將所述FPGA邏輯塊陣列的左起第一列邏輯塊或右起第一列邏輯塊水平翻轉(zhuǎn)180°，使得翻轉(zhuǎn)后的左起第一列邏輯塊中的CIM和左邊界的I/O模塊相鄰，翻轉(zhuǎn)后的右起第一列邏輯塊中的CIM和右邊界的I/O模塊相鄰；將翻轉(zhuǎn)后的左起第一列邏輯塊中的CIM與其相鄰的左邊界的I/O模塊連接，將翻轉(zhuǎn)后的右起第一列邏輯塊中的CIM與其相鄰的右邊界的I/O模塊連接。本發(fā)明能夠提高互連線資源塊走線資源的利用率。

技術(shù)研發(fā)人員：黃磊
受保護(hù)的技術(shù)使用者：深圳市紫光同創(chuàng)電子有限公司
文檔號(hào)碼：201610427073
技術(shù)研發(fā)日：2016.06.15
技術(shù)公布日：2016.11.23