技術(shù)編號(hào)：11830702
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路版圖布局技術(shù)領(lǐng)域，尤其涉及一種FPGA邏輯塊陣列的版圖布局方法及版圖布局。背景技術(shù)在FPGA(Field-ProgrammableGateArray，現(xiàn)場(chǎng)可編程門陣列)內(nèi)部，邏輯塊是由互連線資源塊和CIM(ConfigurationInterfaceModule，可配置接口模塊)拼在一起構(gòu)成的，其中CIM包括和I/O(Input/Output，輸入輸出)模塊進(jìn)行連接的相關(guān)接口。在布局時(shí)，邏輯塊是以陣列形式分布，互連線資源塊可以布在CIM左邊，也可以布在CIM右邊，現(xiàn)以互連線資源...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。