技術(shù)特征：

技術(shù)總結(jié)
用于基于數(shù)據(jù)的壓縮來(lái)有效地對(duì)這樣的數(shù)據(jù)高速緩存的技術(shù)和機(jī)制。本公開的技術(shù)包括高速緩存系統(tǒng)、方法和計(jì)算機(jī)可讀介質(zhì)，其用于支持利用在被寫入為高速緩存存儲(chǔ)器中的高速緩存行之前被壓縮的數(shù)據(jù)所執(zhí)行的操作。在一些實(shí)施例中，高速緩存控制器確定要被存儲(chǔ)為高速緩存行的經(jīng)壓縮的數(shù)據(jù)大小。高速緩存控制器標(biāo)識(shí)用于對(duì)經(jīng)壓縮的數(shù)據(jù)進(jìn)行高速緩存的邏輯塊地址（LBA）范圍，其中，這樣的標(biāo)識(shí)是基于經(jīng)壓縮的數(shù)據(jù)大小以及基于描述高速緩存存儲(chǔ)器的多個(gè)LBA范圍的參考信息的。一個(gè)或多個(gè)這樣的LBA范圍具有不同的相應(yīng)大小。在其他實(shí)施例中，高速緩存存儲(chǔ)器的LBA范圍同時(shí)存儲(chǔ)相應(yīng)的經(jīng)壓縮的高速緩存行，其中，LBA范圍并且具有不同的相應(yīng)大小。

技術(shù)研發(fā)人員：S.N.特里卡;R.S.加西亞
受保護(hù)的技術(shù)使用者：英特爾公司
技術(shù)研發(fā)日：2015.10.28
技術(shù)公布日：2017.08.29