本發(fā)明涉及集成電路，并且更特別地涉及具有設(shè)置為低泄漏狀態(tài)的禁止模塊的集成電路。

背景技術(shù)：

已知的，設(shè)計多模塊集成電路(IC)以用于在各種不同類型的IC封裝(也叫做芯片或封裝的半導(dǎo)體裝置)中使用，其中特定的封裝類型可能不使用所有可用的模塊。在這種封裝類型中，不使用的模塊被禁止。即使不使用的模塊被禁止，它們可能仍然具有顯著水平的漏電功耗，在一些應(yīng)用中，諸如在便攜消費(fèi)電子裝置中，其可不期望地限制在充電期之間的電池壽命。

附圖說明

從以下詳細(xì)的描述、附加的權(quán)利要求，以及相應(yīng)附圖中本發(fā)明的實(shí)施例將變得更明顯，附圖中相似的附圖標(biāo)記代表類似的或同樣的元件。

圖1是常規(guī)的邏輯NAND單元的電路原理圖；

圖2是代表了通用的、常規(guī)的具有多個輸入的組合邏輯電路的高級框圖；

圖3是包括模塊A和B的集成電路的簡化框圖；

圖4是圖3的集成電路的一部分的原理圖；

圖5是根據(jù)本發(fā)明的一個實(shí)施例的知曉封裝邏輯NAND單元的晶體管級圖，其中在知曉封裝控制信號pkgb無效時，知曉封裝NAND單元的輸出f被強(qiáng)制為邏輯-1；

圖6是根據(jù)本發(fā)明的另一個實(shí)施例的知曉封裝邏輯NAND單元的晶體管級圖，其中在知曉封裝控制信號pkg有效時，知曉封裝NAND單元的輸出f被強(qiáng)制為邏輯-0；

圖7A是根據(jù)本發(fā)明的一個實(shí)施例的知曉封裝寄存器的晶體管級圖，其中在知曉封裝控制信號pkgb無效時，知曉封裝寄存器的真寄存器輸出q被強(qiáng)制為 邏輯-1；

圖7B是根據(jù)本發(fā)明的一個實(shí)施例的知曉封裝寄存器的晶體管級圖，其中在知曉封裝控制信號pkg有效時，知曉封裝寄存器的真寄存器輸出q被強(qiáng)制為邏輯-0；

圖8是一個可能的用于設(shè)計本發(fā)明的集成電路的方法的流程圖；

圖9A是通用的常規(guī)邏輯單元的電路原理圖；

圖9B是圖9A的邏輯單元的知曉封裝版本的電路原理圖，其輸出x在知曉封裝控制信號(pkgb)無效時被強(qiáng)制為邏輯-1；以及

圖9C是圖9A的邏輯單元的知曉封裝版本的電路原理圖，其輸出x在知曉封裝控制信號有效時被強(qiáng)制為邏輯-0。

具體實(shí)施方式

這里公開了本發(fā)明的詳細(xì)說明性實(shí)施例。然而，這里公開的特定結(jié)構(gòu)和功能細(xì)節(jié)僅是代表性的為了描述本發(fā)明的示例性實(shí)施例。本發(fā)明可以以許多替換形式實(shí)現(xiàn)并且不應(yīng)當(dāng)理解為僅限于這里給出的實(shí)施例。此外，這里使用的術(shù)語僅是為了描述特定的實(shí)施例而不是意圖限制本發(fā)明的示例性實(shí)施例。

如這里所使用的，單數(shù)形式“一個”和“一個(特指)”也意圖包括復(fù)數(shù)形式，除非上下文明確給出相反的指示。進(jìn)一步應(yīng)當(dāng)理解術(shù)語“包含”、“包含著”、“包括”和/或“包括著”指示存在表述的特征、步驟或者組件，但是并不排除存在或者附加一個或多個其他特征、步驟或者組件。還應(yīng)當(dāng)注意的是在一些替代實(shí)現(xiàn)中，表述的功能/動作可能不是以附圖中表述的順序出現(xiàn)。例如，連續(xù)出現(xiàn)的兩張圖實(shí)際上可能大體上同時執(zhí)行或者可能有時以相反的順序執(zhí)行，取決于包含的功能/動作。

在一個實(shí)施例中，本發(fā)明是用于在多個不同封裝類型中的任意一種中使用的集成電路。該IC包括多個模塊和知曉封裝控制器。當(dāng)在第一封裝類型的封裝中使用時，使能IC的第一模塊，以及當(dāng)在第二封裝類型的封裝中使用時，禁止第一模塊。第一模塊包括(i)第一被驅(qū)動電路集合，被配置為接收輸入值的輸入向量，其中低功耗輸入向量具有將第一被驅(qū)動電路集合設(shè)置為低泄漏功耗狀態(tài)的輸入值的集合，和(ii)第一驅(qū)動電路集合，被配置為產(chǎn)生用于第一被驅(qū)動電路集合的輸入向量，其中第一驅(qū)動電路集合包括一個或多個知曉封裝單元。 知曉封裝控制器被連接，以產(chǎn)生用于一個或多個知曉封裝單元的知曉封裝控制信號。當(dāng)IC被組裝在第一模塊被禁止的第二封裝類型的封裝中時，知曉封裝控制器被配置為產(chǎn)生用于一個或多個知曉封裝單元的知曉封裝控制信號以使得第一驅(qū)動電路集合產(chǎn)生低功耗輸入向量，該輸入向量將禁止的第一模塊設(shè)置為其低泄漏功耗狀態(tài)。

在另一個實(shí)施例中，本發(fā)明是一種方法，該方法包括(a)生成初始IC設(shè)計，其用于在多種不同的封裝類型中的任意一種中使用，IC包括第一模塊，所述第一模塊具有第一被驅(qū)動電路集合，被連接以被IC的第一驅(qū)動電路集合所產(chǎn)生的第一輸入向量所驅(qū)動；(b)執(zhí)行功率分析以確定低功耗輸入向量，其將第一被驅(qū)動電路集合設(shè)置為低泄漏功耗狀態(tài)；以及(c)通過將第一驅(qū)動電路集合中的一個或多個單元修改為知曉封裝單元來更新IC設(shè)計，知曉封裝單元被配置為從IC的知曉封裝控制器接收知曉封裝控制信號。當(dāng)IC被組裝到其中第一模塊被禁止的封裝中時，知曉封裝控制器被配置為產(chǎn)生到第一驅(qū)動電路集合中的一個或多個知曉封裝單元的知曉封裝控制信號，以使得第一驅(qū)動電路集合產(chǎn)生低功耗輸入向量，該輸入向量將第一被驅(qū)動電路集合設(shè)置為其低泄漏功耗狀態(tài)。

圖1是常規(guī)邏輯NAND單元100的晶體管級圖，NAND單元100包括兩個p-型晶體管P1和P2以及兩個n-型晶體管N1和N2。NAND單元100接收兩個輸入a和b，并產(chǎn)生輸出f，輸出f的邏輯值是對輸入a和b的邏輯值應(yīng)用邏輯NAND操作的結(jié)果。在NAND單元100的一個可能的實(shí)現(xiàn)方式中，當(dāng)a和b都是邏輯-0(即，低電壓)時，從電源Vdd到地Vss的泄漏功耗大約為12皮瓦(pW)。當(dāng)a是邏輯-0且b是邏輯-1時，泄漏功耗大約為58pW；當(dāng)a為邏輯-1且b為邏輯-0時，泄漏功耗大約為54pW；以及當(dāng)a和b都是邏輯-1時，泄漏功率大約為152pW。這個相對簡單的例子代表以下一般原理：泄漏功耗可以高度依賴于施加到組合邏輯電路的輸入值。

圖2是代表了通用的、常規(guī)的具有多個輸入的組合邏輯電路200的高級框圖。如在圖1的NAND單元100的情況下，邏輯電路200對于不同的邏輯電路輸入{A，B，C，......，N}值的集合將典型地具有不同等級的泄漏功耗，所述集合包括將邏輯電路200中的泄漏功耗最小化的特定的輸入值集合(或可能地兩個或更多不同輸入值集合)。存在用于尋找將邏輯電路200的泄漏功耗最小化的特定輸入值集合的已知技術(shù)，包括窮舉搜索，其順序模擬每個不同可能的輸入 值集合。

圖3是包括模塊A和B，以及多個圖3沒有明確示出的其它模塊的集成電路300的簡化框圖。集成電路300可被配置為(至少)4種不同的封裝類型。在第一封裝類型中，使能包括模塊A和B的所有模塊；在第二封裝類型中，禁止模塊B，但是使能包括模塊A的其余模塊；在第三封裝類型中，禁止模塊A，但是使能包括模塊B的其余模塊；以及在第四封裝模塊中，禁止模塊A和B兩者，但是使能其余模塊。

根據(jù)本發(fā)明的特定實(shí)施例，集成電路被設(shè)計為包括知曉封裝驅(qū)動電路，其被設(shè)計為對其它被驅(qū)動電路產(chǎn)生輸入集合，將被驅(qū)動電路設(shè)置為對其可用的低(如果不是最低的話)泄漏功耗狀態(tài)。特別地以及如下面關(guān)于圖4進(jìn)一步描述的，圖3的集成電路300具有第一知曉封裝驅(qū)動電路集合，其被設(shè)計為產(chǎn)生輸入集合，該輸入集合對于在其中模塊A被禁止的第三和第四封裝類型，將模塊A設(shè)置為其低泄漏功耗狀態(tài)。此外，集成電路300具有第二知曉封裝驅(qū)動電路集合，其被設(shè)計為產(chǎn)生輸入集合，該輸入集合對于在其中模塊B被禁止的第二和第四封裝類型，將模塊B設(shè)置為其低泄漏功耗狀態(tài)。注意，在一些情況下，電路集合可以既是關(guān)于其它上游電路的被驅(qū)動電路，又是關(guān)于其它下游電路的驅(qū)動電路。

圖4是根據(jù)本發(fā)明的一個相對簡單示例的、圖3的集成電路300的一部分的原理圖。特別地，圖4示出與圖3的模塊A和B相聯(lián)系的知曉封裝電路。

在該相對簡單示例中，模塊A包括由邏輯AND單元404和邏輯NOR單元406驅(qū)動的邏輯OR單元402。NOR單元406自身是由AND單元404驅(qū)動并且也由邏輯NOT單元(也叫做反相器)408驅(qū)動的。AND單元404由兩個寄存器410和412驅(qū)動，而NOT單元408由寄存器414驅(qū)動。

在常規(guī)、現(xiàn)有技術(shù)實(shí)現(xiàn)方式中，當(dāng)模塊A被禁止時，寄存器410、412和414將全部具有特定值(即，邏輯-0或邏輯-1)。在該示例中，當(dāng)模塊A被禁止時，寄存器410、412和414全部具有值邏輯-0。在這種情況下，AND單元404的輸出也將為邏輯-0，NOT單元408的輸出將為邏輯-1，以及NOR單元406的輸出將為邏輯-0。

然而，在這個特定示例中，先驗(yàn)地知道OR單元402在其輸入值a和b都為邏輯-1時處于其最低泄漏功耗狀態(tài)。同樣地，相據(jù)圖4的實(shí)施例，模塊A被 特別設(shè)計為使得NOR單元406和AND單元404都是知曉封裝電路，接收除其“常規(guī)”輸入之外的第一互補(bǔ)知曉封裝控制信號pkgb1。如以下進(jìn)一步描述的，當(dāng)模塊A被禁止時(例如，對于第三和第四封裝類型)，譯碼器416使控制信號pkgb1無效(即，設(shè)置為邏輯-0)。當(dāng)使能模塊A時(例如，對于第一和第二封裝類型)，譯碼器416使控制信號pkgb1有效(即，設(shè)置為邏輯-1)。

當(dāng)控制信號pkgb1有效時，由AND單元404產(chǎn)生的輸出值由它的其它兩個輸入確定，并且相似地，由NOR單元406產(chǎn)生的輸出值由它的其它兩個輸入確定。然而，當(dāng)控制信號pkgb1無效時，由AND單元404產(chǎn)生的輸出值將被強(qiáng)制為邏輯-1，并且相似地，由NOR單元406產(chǎn)生的輸出值也將被強(qiáng)制為邏輯-1。用這種方式，知曉封裝AND單元404和知曉封裝NOR單元406(即，知曉封裝驅(qū)動電路)的輸出被強(qiáng)制為具有保證OR單元402(即，被驅(qū)動電路)處于其低泄漏功耗狀態(tài)的值(即，在這種情況下，都為邏輯-1)。

注意，由于AND單元404產(chǎn)生到NOR單元406的輸入，因此NOR單元406其本身是被驅(qū)動電路，其由AND單元404和NOT單元408的驅(qū)動電路驅(qū)動。同樣地，當(dāng)模塊A被禁止時，存在設(shè)計NOR單元406處于其低泄漏功耗狀態(tài)的可能性。在這種情況下，當(dāng)模塊A被禁止時，AND單元404將為知曉封裝驅(qū)動電路，其將被驅(qū)動的OR單元402和被驅(qū)動的NOR單元406都設(shè)置為它們各自的低泄漏功耗狀態(tài)。

現(xiàn)在參考圖4的模塊B，模塊B包括由邏輯NOR單元420和邏輯NAND單元422驅(qū)動的邏輯AND單元418。NAND單元422其本身由NOR單元420和寄存器424驅(qū)動，而NOR單元420由兩個寄存器426和428驅(qū)動。

在常規(guī)、現(xiàn)有技術(shù)實(shí)現(xiàn)方式中，當(dāng)模塊B被禁止時，寄存器424、426和428將全部具有特定值(即，邏輯-0或邏輯-1)。在該示例中，當(dāng)模塊B被禁止時，寄存器424、426和428全部具有值邏輯-0。在這種情況下，NOR單元420的輸出將為邏輯-1，以及NAND單元422的輸出將為邏輯-1。

然而，在這個特定示例中，先驗(yàn)地知道AND單元418在其輸入值a和b都為邏輯-0時處于其最低泄漏功耗狀態(tài)。同樣地，根據(jù)圖4的實(shí)施例，模塊B被特別設(shè)計使得寄存器426和428都是知曉封裝電路，其接收第二互補(bǔ)知曉封裝控制信號pkgb2。此外，NAND單元422也是知曉封裝電路，其接收真知曉封裝控制信號pkg2，其中互補(bǔ)控制信號pkgb2是真控制信號pkg2的互補(bǔ) (complement)。如以下進(jìn)一步描述的，當(dāng)模塊B被禁止時(例如，對于第二和第四封裝類型)，譯碼器416使控制信號pkgb2無效，且反相器430使控制信號pkgb2反相以使互補(bǔ)控制信號pkg2有效。當(dāng)使能模塊B時(例如，對于第一和第三封裝類型)，譯碼器416使控制信號pkgb2有效，且反相器430使控制信號pkg2無效。

當(dāng)控制信號pkgb2有效且控制信號pkg2無效時(即，當(dāng)模塊B被使能時)，由寄存器426和428提供的值基于它們的正常寄存器編程(normal register programming)，并且由NAND單元422產(chǎn)生的輸出值由它的其它兩個輸入確定。然而，當(dāng)控制信號pkgb2無效且控制信號pkg2有效時(即，當(dāng)模塊B被禁止時)，由寄存器426和428提供的值將被強(qiáng)制為邏輯-1，且由NAND單元422產(chǎn)生的輸出值將被強(qiáng)制為邏輯-0。用這種方式，NOR單元420的輸出被知曉封裝寄存器426和428強(qiáng)制為邏輯-0，以及知曉封裝NAND單元422的輸出被強(qiáng)制為邏輯-0，其確保AND單元418處于其低泄漏功耗狀態(tài)。這里，AND單元418被NAND單元422的知曉封裝驅(qū)動電路所驅(qū)動，且NOR單元420被寄存器426和428的知曉封裝驅(qū)動電路所驅(qū)動。

注意，知曉封裝寄存器426和428是用于NOR單元420和NAND單元422的(間接)驅(qū)動電路。同樣地，當(dāng)模塊B被禁止時，存在設(shè)計NOR單元420和/或NAND單元422處于其低泄漏功耗狀態(tài)的可能性。在這種情況下，寄存器426和428將為知曉封裝驅(qū)動電路，其當(dāng)模塊B被禁止時，將被驅(qū)動的AND單元418和被驅(qū)動的NOR單元420和/或被驅(qū)動的NAND單元422設(shè)置為它們各自的低泄漏功耗狀態(tài)。

如圖4所示，譯碼器416通過譯碼存儲在寄存器432中的值PKG產(chǎn)生知曉封裝控制信號pkgb1和pkgb2。如表I所示，在譯碼器416的一個相對簡單的實(shí)現(xiàn)方式中，0PKG值相應(yīng)于模塊A和B都被使能的第一封裝類型。在該情況中，譯碼器416譯碼值PKG＝0以產(chǎn)生pkgb1＝1和pkgb2＝1，并且模塊A和B的知曉封裝電路中沒有一個被強(qiáng)制輸出任何特定值。

類似地，1PKG值相應(yīng)于在其中模塊A被使能且模塊B被禁止的第二封裝類型。在該情況中，譯碼器416譯碼值PKG＝1以產(chǎn)生pkgb1＝1和pkgb2＝0，寄存器426和428的知曉封裝電路都被強(qiáng)制為輸出邏輯-1，且NAND單元422被強(qiáng)制為輸出邏輯-0，以確保AND單元418和可能地其它單元被設(shè)置為它們的低泄漏功耗狀態(tài)，而模塊A的知曉封裝電路中沒有一個被強(qiáng)制為輸出任何特定值。

2PKG值相應(yīng)于在其中模塊A被禁止且模塊B被使能的第三封裝類型。在該情況中，譯碼器416譯碼值PKG＝2以產(chǎn)生pkgb1＝0和pkgb2＝1，AND單元404和NOR單元406的知曉封裝電路都被強(qiáng)制為輸出邏輯-1，以確保OR單元402和可能地其它單元被設(shè)置為它們的低泄漏功耗狀態(tài)，而模塊B的知曉封裝電路中沒有一個被強(qiáng)制為任何特定值。

最后，3PKG值相應(yīng)于在其中模塊A和模塊B都被禁止的第四封裝類型。在該情況中，譯碼器416譯碼值PKG＝3以產(chǎn)生pkgb1＝0和pkgb2＝0，且模塊A和B的所有知曉封裝電路都被強(qiáng)制輸出它們相應(yīng)的特定值。

譯碼器416、，反相器430以及寄存器432作為用于集成電路300的知曉封裝控制器。

圖5是根據(jù)本發(fā)明的一個實(shí)施例的知曉封裝邏輯NAND單元500的晶體管級圖，在其中當(dāng)知曉封裝控制信號pkgb無效時，知曉封裝NAND單元500的輸出f被強(qiáng)制為邏輯-1。NAND單元500是圖1的NAND單元100的知曉封裝版本。當(dāng)包括NAND單元500的模塊被使能時，控制信號pkgb有效，晶體管P3關(guān)閉，晶體管N3開啟，且輸出f為輸入值a和b的函數(shù)。當(dāng)包括NAND單元500的模塊被禁止時，控制信號pkgb無效，晶體管P3開啟，晶體管N3關(guān)閉，且輸出f獨(dú)立于輸入值a和b被強(qiáng)制為邏輯-1。

圖6是根據(jù)本發(fā)明的另一個實(shí)施例的知曉封裝邏輯NAND單元600的晶體管級圖，在其中當(dāng)知曉封裝控制信號pkg有效時，知曉封裝NAND單元600的輸出f被強(qiáng)制為邏輯-0。NAND單元600是圖1的NAND單元100的第二、不同的知曉封裝版本，且可以用于實(shí)現(xiàn)圖4的知曉封裝NAND單元422。當(dāng)包括NAND單元600的模塊被使能時，控制信號pkg無效，晶體管P3開啟，晶 體管N3關(guān)閉，且輸出f為輸入值a和b的函數(shù)。當(dāng)包括NAND單元600的模塊被禁止時，控制信號pkg有效，晶體管P3關(guān)閉，晶體管N3開啟，且輸出f獨(dú)立于輸入值a和b被強(qiáng)制為邏輯-0。

本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解如何去實(shí)現(xiàn)(i)其它邏輯單元的知曉封裝版本，諸如圖4中“強(qiáng)制為邏輯-1”的知曉封裝AND單元404和“強(qiáng)制為邏輯-1”的知曉封裝NOR單元406。

圖7A是根據(jù)本發(fā)明的一個實(shí)施例的知曉封裝寄存器700A的晶體管級圖，在其中當(dāng)知曉封裝控制信號pkgb無效時，知曉封裝寄存器700的真寄存器輸出q被強(qiáng)制為邏輯-1。寄存器700可用于實(shí)現(xiàn)圖4中的知曉封裝寄存器426和428中的每一個。當(dāng)包括寄存器700A的模塊被使能時，控制信號pkgb有效，晶體管P1關(guān)閉，晶體管N1開啟，且真寄存器輸出q由圖7所示的寄存器700A的電路的通常操作確定，其將被本領(lǐng)域技術(shù)人員所理解。當(dāng)包括寄存器700A的模塊被禁止時，控制信號pkgb無效，晶體管P1開啟，晶體管N1關(guān)閉，且真寄存器輸出q被強(qiáng)制為邏輯-1，獨(dú)立于寄存器電路的其余部分的操作。

圖7B是根據(jù)本發(fā)明的一個實(shí)施例的知曉封裝寄存器700B的晶體管級圖，在其中當(dāng)知曉封裝控制信號pkg有效時，知曉封裝寄存器700B的真寄存器輸出q被強(qiáng)制為邏輯-0。當(dāng)包括寄存器700B的模塊被使能時，控制信號pkg無效，晶體管P2開啟，晶體管N2關(guān)閉，且真寄存器輸出q由圖7B所示的寄存器700B的電路的通常操作確定，其將被本領(lǐng)域技術(shù)人員所理解。當(dāng)包括寄存器700B的模塊被禁止時，控制信號pkg有效，晶體管P2關(guān)閉，晶體管N2開啟，且真寄存器輸出q被強(qiáng)制為邏輯-0，獨(dú)立于寄存器電路的其余部分的操作。

盡管在圖7A和7B中沒有示出，如果需要強(qiáng)制互補(bǔ)寄存器輸出qb的值為邏輯-0或邏輯-1，則可在寄存器電路的相應(yīng)部分增加兩個被控制信號pkgb或相應(yīng)的真控制信號pkg驅(qū)動的晶體管。這將依賴于任何下游電路是否被互補(bǔ)寄存器輸出qb所驅(qū)動以及是否需要該輸出信號具有特定值以便將下游被驅(qū)動電路設(shè)置為其低泄漏功耗狀態(tài)。

圖8是用于設(shè)計本發(fā)明的集成電路的一個可能的方法的流程圖。在步驟802和804中，執(zhí)行常規(guī)RTL(寄存器傳輸級)編碼和綜合處理以產(chǎn)生用于集成電路的初始(即，現(xiàn)有技術(shù))設(shè)計。在步驟806和808中，對于將在至少一個封裝類型中被禁止的每個IC模塊，對初始IC設(shè)計執(zhí)行泄漏功耗分析，以確定模 塊輸入值集合(也叫做低功耗輸入向量)，該模塊輸入值集合將模塊設(shè)置為其低泄漏功耗狀態(tài)。在步驟810中，當(dāng)相關(guān)模塊被禁止時，識別需要被知曉封裝(“強(qiáng)制為邏輯-0”或“強(qiáng)制為邏輯-1”)版本所取代的標(biāo)準(zhǔn)邏輯單元和寄存器，以提供所確定的低功耗輸入向量，并且相應(yīng)地更新用于原始IC設(shè)計的RTL和網(wǎng)表以反映所選擇的設(shè)計修訂來提供知曉封裝電路。作為結(jié)果的IC設(shè)計將具有一個或多個模塊，所述模塊具有知曉封裝驅(qū)動電路，其將確保當(dāng)在IC的特定封裝類型中相應(yīng)模塊被禁止時，那些模塊中的被驅(qū)動電路將被設(shè)置為其低泄漏功耗狀態(tài)。

圖9A是通用的常規(guī)邏輯單元900A的電路原理圖，該邏輯單元900A包括上拉邏輯電路902和下拉邏輯電路904。邏輯單元900A的輸出x由施加到上拉和下拉邏輯電路902和904的輸入值(未示出)決定。

圖9B是圖9A的邏輯單元900A的知曉封裝版本900B的電路原理圖，其輸出x在知曉封裝控制信號pkgb無效時被強(qiáng)制為邏輯-1。在這種情況下，晶體管P1開啟，晶體管N1關(guān)閉，且輸出x將為邏輯-1，獨(dú)立于施加到上拉和下拉邏輯電路902和904的輸入值(未示出)。當(dāng)知曉封裝控制信號pkgb有效時，則晶體管P1關(guān)閉，晶體管N1開啟，且知曉封裝邏輯單元900B的操作和圖9A的常規(guī)邏輯單元900A相同。

圖9C是圖9A的邏輯單元900A的知曉封裝版本900C的電路原理圖，其輸出x在知曉封裝控制信號pkg有效時被強(qiáng)制為邏輯-0。在這種情況下，晶體管P2關(guān)閉，晶體管N2開啟，且輸出x將為邏輯-0，獨(dú)立于施加到上拉和下拉邏輯電路902和904的輸入值(未示出)。當(dāng)知曉封裝控制信號pkg無效時，則晶體管P2開啟，晶體管N2關(guān)閉，且知曉封裝邏輯單元900C的操作和圖9A的常規(guī)邏輯單元900A相同。

另外，為了該描述的目的，術(shù)語“耦接”、“耦接的”、“相耦接”、“連接”、“連接的”或“相連接”適用于本領(lǐng)域已知的或隨后發(fā)展的任何方式，在其中允許能量在兩個或更多元件之間傳輸，并且一個或多個附加元件的插入是預(yù)期的，盡管沒有要求。相反地，術(shù)語“直接相耦接”、“直掛相連接”等等暗示不存在這樣的附加元件。

另外，為了該公開的目的，應(yīng)當(dāng)理解，從一個(或多個)固定電壓電源域和地對所有的門進(jìn)行供電，除非另外示出。相應(yīng)地，所有的數(shù)字信號通常具有從大約地電位變化到電源域中的一個的電壓，且迅速地轉(zhuǎn)換(擺動(slew))。 然而以及除非另外說明，地可被認(rèn)為是具有大約0伏特的電壓的電源，以及具有任意期望電壓的電源可代替地。因此，所有的門可被至少兩個電源供電，伴隨的來自于該電源的數(shù)字信號具有范圍在電源的近似電壓之間的電壓。

可以由相同的名稱指代信號和相應(yīng)的節(jié)點(diǎn)、端口或路徑，并且出于在此的目的所述名稱是可互換的。

出于說明的目的，晶體管典型地被顯示為單一器件。然而本領(lǐng)域技術(shù)人員理解，晶體管將具有各種尺寸(例如，柵極寬度和長度)和特性(例如，閾值電壓、增益等)，并且可包括多個并聯(lián)耦接的晶體管以從該組合獲得期望的電特性。此外，示出的晶體管可以是復(fù)合晶體管。

如在本說明書和權(quán)利要求中使用的，術(shù)語“溝道節(jié)點(diǎn)”一般地指代金屬氧化物半導(dǎo)體(MOS)晶體管器件(也稱為MOSFET)的源極或漏極，術(shù)語“溝道”指在源極和漏極之間穿過器件的路徑，以及術(shù)語“控制節(jié)點(diǎn)”一般地指MOSFET的柵極。類似地，如權(quán)利要求中所使用的，當(dāng)使用雙極晶體管技術(shù)實(shí)現(xiàn)本發(fā)明的一個實(shí)施例時，術(shù)語“源極”、“漏極”和“柵極”應(yīng)當(dāng)被理解為指代MOSFET的源極、漏極和柵極，或者雙極器件的發(fā)射極、集電極和基極。

除非明確地另外聲明，每個數(shù)字值和范圍應(yīng)當(dāng)理解為是大概的，就像詞“約”或“近似地”在該值或范圍前面。

應(yīng)進(jìn)一步理解，在不背離由下面的權(quán)利要求所包括的本發(fā)明的實(shí)施例的情況下，本領(lǐng)域技術(shù)人員可對已經(jīng)被描述和說明以解釋本發(fā)明的實(shí)施例的細(xì)節(jié)、材料和部分的排列作出各種改變。