通過串口調(diào)試的iic總線實驗裝置制造方法
【專利摘要】本發(fā)明涉及通信總線實驗裝置，為解決目前IIC總線在數(shù)據(jù)傳輸時調(diào)試復雜且不能保證安全性和準確性的缺點，本發(fā)明提出一種通過串口調(diào)試的IIC總線實驗裝置，實現(xiàn)可視化的通過上位機的命令編輯窗口查看或修改外設中某個寄存器的數(shù)據(jù)，得到的返回值可以直觀的顯示在PC端。其在保證了IIC原有的優(yōu)點之外，使操作人員可以更加便捷、清楚的利用IIC協(xié)議調(diào)試測試芯片。為此，本發(fā)明采取的技術方案是，通過串口調(diào)試的IIC總線實驗裝置，包括上位機UART接口控制器，協(xié)議轉換單元，IIC總線接口控制器和時鐘管理單元。本發(fā)明主要應用于總線實驗。
【專利說明】通過串口調(diào)試的MC總線實驗裝置

【技術領域】
[0001] 本發(fā)明涉及通信總線實驗裝置，具體來說是一種通過串口調(diào)試的Iic總線實驗裝 置。 技術背景
[0002] IIC(Inter_Integrated Circuit,集成電路總線）總線是 PHILIPS 公司開發(fā)的一 種簡單、雙向、二線制、同步串行總線，其可以解決各個串行設備間的通行。目前已被廣泛應 用于各種電子系統(tǒng)中，該總線物理上只需兩條信號線，分別是串行數(shù)據(jù)（SDA，serial data) 線進行IIC總線上的數(shù)據(jù)信號的傳輸和串行時鐘（SCL，serial clock)線進行IIC總線的 時鐘信號傳輸用以發(fā)送和接收數(shù)據(jù)。由于IIC總線只需要兩根線，減少了電路板的空間，減 低了芯片管腳的數(shù)量，節(jié)省了互聯(lián)成本。因此IIC總線是一種廉價、優(yōu)質(zhì)的總線，其適用于 消費電子、通訊電子、工業(yè)電子等領域的低速器件。
[0003] IIC總線的主要功能是實現(xiàn)硬件設備或模塊間數(shù)據(jù)的傳輸，可以在設備主控器與 被控IIC設備之間、IIC設備和IIC設備之間進行雙向傳送。同時生產(chǎn)廠家在生產(chǎn)設備時， 每個設備都有一個唯一的地址識別，包括微控制器、LCD (Liquid Crystal Display,液晶顯 示器）驅(qū)動器、存儲器或鍵盤接口等，因此當系統(tǒng)主控制器和IIC從設備均并聯(lián)在IIC總線 上時，主控制器可以通過相應地址對該總線上的任意設備進行信號傳遞，如圖1所示。對于 集成在芯片內(nèi)部的IIC總線接口來說，主控制器通常是高速的微處理器，而外設通常是一 些帶IIC接口的外部低速設備。
[0004] IIC總線雖然應用廣泛，成本低廉，但是由于大部分CPU沒有IIC總線接口，對于 一些其他芯片有時候需采用GPIO腳來做模擬IIC通信，其軟硬件聯(lián)合調(diào)試工作十分繁瑣 復雜。同時，目前PC機一般有兩個串口 COMl和COM2,但是，大部分低速設備并不支持串口 UART協(xié)議通信，因此對于PC機來說直接通過串口與芯片通信也無法實現(xiàn)。


【發(fā)明內(nèi)容】

[0005] 為克服現(xiàn)有技術的不足，解決目前IIC總線在數(shù)據(jù)傳輸時調(diào)試復雜且不能保證安 全性和準確性的缺點，本發(fā)明提出一種通過串口調(diào)試的IIC總線實驗裝置，實現(xiàn)可視化的 通過上位機的命令編輯窗口查看或修改外設中某個寄存器的數(shù)據(jù)，得到的返回值可以直觀 的顯示在PC端。其在保證了 IIC原有的優(yōu)點之外，使操作人員可以更加便捷、清楚的利用 IIC協(xié)議調(diào)試測試芯片。為此，本發(fā)明采取的技術方案是，通過串口調(diào)試的IIC總線實驗裝 置，包括上位機UART接口控制器，協(xié)議轉換單元，IIC總線接口控制器和時鐘管理單元；
[0006] 其中上位機UART接口控制器用來與上位機通信，負責接收上位機通過UART協(xié)議 傳入的串行數(shù)據(jù)并將其轉換為并行數(shù)據(jù)，同時還能夠?qū)⒉⑿袛?shù)據(jù)通過UART協(xié)議串行發(fā)到 上位機；協(xié)議轉換單元負責UART接口控制器和IIC總線接口控制器的通信、協(xié)調(diào)以及系統(tǒng) 狀態(tài)機的轉移控制；IIC總線接口控制器負責接收指令、外設地址、寄存器地址和數(shù)據(jù)，若 指令為寫，則通過IIC協(xié)議將數(shù)據(jù)寫入指定外設的寄存器中，若指令為讀，則通過IIC協(xié)議 讀出指定外設的寄存器的值并發(fā)給協(xié)議轉換單元；時鐘管理單元用來為Iic總線接口控制 器和UART接口控制器提供標準的時鐘頻率。
[0007] 協(xié)議轉換單元包括：主控模塊，負責整個協(xié)議轉換單元的主控、狀態(tài)轉移判斷工 作；8位的UART數(shù)據(jù)接收寄存器，用來暫存上位機UART接口控制器發(fā)送的8位數(shù)據(jù)；48位 的指令存儲寄存器；比較電路，用于判斷48位的指令存儲寄存器接收數(shù)據(jù)的校驗和；8位的 UART數(shù)據(jù)發(fā)送寄存器，用來暫存若指令為讀時通過IIC協(xié)議讀出的8位數(shù)據(jù)或表示IIC寫 操作結束發(fā)送的標識數(shù)據(jù)FF，隨后下一個周期可以將其通過上位機UART接口控制器模塊 發(fā)到上位機的串口；32位的IIC指令數(shù)據(jù)發(fā)送寄存器，將指令以及寄存器地址暫存，下一個 周期將其發(fā)送給IIC總線接口控制器模塊，并通過IIC協(xié)議對具體外設進行操作，讀或?qū)憽?br> [0008] 與已有技術相比，本發(fā)明的技術特點與效果：
[0009] 傳統(tǒng)的IIC總線調(diào)試過程不僅繁瑣而且還容易出錯，本發(fā)明的IIC總線接口控制 器在發(fā)送和接收數(shù)據(jù)時，可以通過上位機串口調(diào)試軟件直接發(fā)出指令，操作指令簡單易懂， 并且利用了 PC機通用的串口設備而非特定的IIC接口，節(jié)省了硬件資源，可以使非專業(yè)技 術人員的應用更加簡單、便捷。

【專利附圖】

【附圖說明】
[0010] 圖1是Iic總線的應用環(huán)境示意圖。
[0011] 圖2是帶串口調(diào)試功能的IIC總線接口控制系統(tǒng)總體架構圖。
[0012] 圖3是本發(fā)明提供的協(xié)議轉換部分架構圖。
[0013] 圖4是本發(fā)明協(xié)議轉換模塊主控模塊的狀態(tài)轉移圖。
[0014] 圖5是本發(fā)明結合CH7301芯片提供的一個應用實例示意圖。

【具體實施方式】
[0015] 一種通過串口調(diào)試的IIC總線實驗裝置的結構主要包括四部分：上位機UART接口 控制器，協(xié)議轉換單元，IIC總線接口控制器和時鐘管理單元，如圖2所示。
[0016] 其中上位機UART接口控制器用來與上位機通信，負責接收上位機通過UART協(xié)議 傳入的串行數(shù)據(jù)并將其轉換為并行數(shù)據(jù)，同時還能夠?qū)⒉⑿袛?shù)據(jù)通過UART協(xié)議串行發(fā)到 上位機；協(xié)議轉換單元負責UART接口控制器和IIC總線接口控制器的通信、協(xié)調(diào)以及系統(tǒng) 狀態(tài)機的轉移控制；IIC總線接口控制器負責接收指令、外設地址、寄存器地址和數(shù)據(jù)，若 指令為寫，則通過IIC協(xié)議將數(shù)據(jù)寫入指定外設的寄存器中，若指令為讀，則通過IIC協(xié)議 讀出指定外設的寄存器的值并發(fā)給協(xié)議轉換單元；時鐘管理單元用來為IIC總線接口控制 器和UART接口控制器提供標準的時鐘頻率。
[0017] 在本發(fā)明中，協(xié)議轉換單元包括：主控模塊，負責整個協(xié)議轉換單元的主控、狀態(tài) 轉移判斷工作；8位的UART數(shù)據(jù)接收寄存器，用來暫存上位機UART接口控制器發(fā)送的8位 數(shù)據(jù)；48位的指令存儲寄存器，通過判斷48位數(shù)據(jù)中的最后8位校驗位用以判斷發(fā)送指令 是否正確；8位的UART數(shù)據(jù)發(fā)送寄存器，用來暫存若指令為讀時通過IIC協(xié)議讀出的8位 數(shù)據(jù)或表示IIC寫操作結束發(fā)送的標識數(shù)據(jù)FF，隨后下一個周期可以將其通過上位機UART 接口控制器模塊發(fā)到上位機的串口；32位的IIC指令數(shù)據(jù)發(fā)送寄存器，將指令以及寄存器 地址暫存，下一個周期可以將其發(fā)送給IIC總線接口控制器模塊，并通過IIC協(xié)議對具體外 設進行操作（讀或?qū)懀?。如圖3所示。
[0018] 工作時，各部分首先初始化，UART接口控制器模塊開始接收上位機發(fā)送的數(shù)據(jù)； 協(xié)議轉換單元初始化，狀態(tài)機狀態(tài)保持為IDLE狀態(tài)；IIC接口控制模塊未收到開始信號， SCL和SDA兩根信號線為高電平，總線處于空閑狀態(tài)。
[0019] 當上位機開始通過UART協(xié)議發(fā)送信號后，UART接口控制器將收到的數(shù)據(jù)串轉并 存入?yún)f(xié)議轉換單元中的UART數(shù)據(jù)接收寄存器，直到寄存器中數(shù)據(jù)值為EF，則將其存入指令 存儲寄存器的最后8位，同時主控模塊狀態(tài)機進入下一個工作狀態(tài)ready，否則狀態(tài)機狀態(tài) 保持IDLE不變。IIC接口控制模塊未收到開始信號，SCL和SDA兩根信號線為高電平，總線 處于空閑狀態(tài)。
[0020] 狀態(tài)機狀態(tài)為ready后，表示上位機開始發(fā)送正確的指令及數(shù)據(jù)，首先8位為指令 位，其次8位為需要操作的外設地址，再次8位為外設中寄存器的地址，還有8位為需要寫 入外設中某寄存器的數(shù)據(jù)，最后8位為校驗位，其中校驗位的值為之前4個8位數(shù)據(jù)之和的 后8位。此時根據(jù)上位機串口發(fā)送數(shù)據(jù)的波特率設置對UART數(shù)據(jù)接收寄存器的采樣頻率， 并將采集到的數(shù)據(jù)接收寄存器中的數(shù)據(jù)移位存入指令存儲寄存器中，每次左移8位，一共 循環(huán)5次，最后指令存儲寄存器中共存儲48位數(shù)據(jù)。隨后暫時關閉UART數(shù)據(jù)接收寄存器 接收數(shù)據(jù)功能并判斷最后8位校驗位的值是否正確，即通過比較電路，判斷后8位校驗位的 值與前4個8位數(shù)據(jù)之和的后8位是否相等，若相等則表示校驗位正確。若校驗位不正確 則重新回到IDLE狀態(tài)且清空所有寄存器值，同時開啟UART數(shù)據(jù)接收寄存器重新接收數(shù)據(jù)； 若校驗位結果正確則狀態(tài)機進入下一個工作狀態(tài)trans且UART數(shù)據(jù)接收寄存器繼續(xù)保持 關閉狀態(tài)。
[0021] 狀態(tài)機狀態(tài)為trans后，將指令存儲寄存器的第8位到第39位數(shù)據(jù)通過IIC指令 數(shù)據(jù)發(fā)送寄存器發(fā)送到IIC接口控制器，同時進入狀態(tài)機下一個狀態(tài)work。
[0022] 狀態(tài)機為work狀態(tài)后，IIC接口控制器開始工作，即首先控制SCL，SDA線發(fā)送開始 信號，之后根據(jù)接收到的32位數(shù)據(jù)中前8位確定指令為讀或?qū)?，若指令為寫，則SDA線發(fā)送 數(shù)據(jù)次序為首先發(fā)送7位設備地址（8位設備地址數(shù)據(jù)中的前7位），之后R/W位為0,在接 收到應答信號后，發(fā)送8位的寄存器地址，再次接收到應答信號后發(fā)送8位需寫入數(shù)據(jù)，最 后發(fā)送結束信號即可，同時向協(xié)議轉換單元反饋寫完成信號；若指令為讀，則SDA線發(fā)送數(shù) 據(jù)次序為首先發(fā)送7位設備地址（8位設備地址數(shù)據(jù)中的前7位），之后R/W位為0,在接收 到應答信號后，發(fā)送8位的讀出寄存器地址，再收到應答信號后發(fā)送重新開始信號并發(fā)送7 位設備地址，之后R/W位為1，在接收到應答信號后即可接收8位讀出數(shù)據(jù)并將其發(fā)給協(xié)議 轉換單元的UART數(shù)據(jù)發(fā)送寄存器，最后發(fā)送應答及結束信號即可，同時向協(xié)議轉換單元反 饋讀完成信號。當協(xié)議轉換單元接收到寫完成信號后，向UART數(shù)據(jù)發(fā)送寄存器存入FF并 且狀態(tài)機進入下一個狀態(tài)done ;當協(xié)議轉換單元接收到讀完成信號后，狀態(tài)機進入下一個 狀態(tài)done。
[0023] 狀態(tài)機狀態(tài)為done后，UART接口控制器串行的將協(xié)議轉換單元中UART數(shù)據(jù)發(fā)送 寄存器中的數(shù)據(jù)發(fā)給上位機的串口，持續(xù)一定時間后停止發(fā)送，并開始接收上位機數(shù)據(jù)同 時將其存入?yún)f(xié)議轉換單元的UART數(shù)據(jù)接收寄存器中，若判斷其值為EF，則進入狀態(tài)ready 重新工作；若一定時間內(nèi)其值未改為EF，則重新發(fā)送之前UART數(shù)據(jù)發(fā)送寄存器中的數(shù)據(jù)， 持續(xù)一定時間后再次停止發(fā)送，開始接收數(shù)據(jù)，如此循環(huán)。狀態(tài)機狀態(tài)轉移圖如圖4所示
[0024] 表1是本發(fā)明提供的指令格式規(guī)范要求
[0025] 表 1
[0026]

【權利要求】
1. 一種通過串口調(diào)試的lie總線實驗裝置，其特征是，包括上位機UART接口控制器，協(xié) 議轉換單元，IIC總線接口控制器和時鐘管理單元； 其中上位機UART接口控制器用來與上位機通信，負責接收上位機通過UART協(xié)議傳入 的串行數(shù)據(jù)并將其轉換為并行數(shù)據(jù)，同時還能夠?qū)⒉⑿袛?shù)據(jù)通過UART協(xié)議串行發(fā)到上位 機；協(xié)議轉換單元負責UART接口控制器和IIC總線接口控制器的通信、協(xié)調(diào)以及系統(tǒng)狀態(tài) 機的轉移控制；IIC總線接口控制器負責接收指令、外設地址、寄存器地址和數(shù)據(jù)，若指令 為寫，則通過IIC協(xié)議將數(shù)據(jù)寫入指定外設的寄存器中，若指令為讀，則通過IIC協(xié)議讀出 指定外設的寄存器的值并發(fā)給協(xié)議轉換單元；時鐘管理單元用來為IIC總線接口控制器和 UART接口控制器提供標準的時鐘頻率。
2. 如權利要求1所述的通過串口調(diào)試的IIC總線實驗裝置，其特征是，協(xié)議轉換單元包 括：主控模塊，負責整個協(xié)議轉換單元的主控、狀態(tài)轉移判斷工作；8位的UART數(shù)據(jù)接收寄 存器，用來暫存上位機UART接口控制器發(fā)送的8位數(shù)據(jù)；48位的指令存儲寄存器；比較電 路，用于判斷48位的指令存儲寄存器接收數(shù)據(jù)的校驗和；8位的UART數(shù)據(jù)發(fā)送寄存器，用 來暫存若指令為讀時通過IIC協(xié)議讀出的8位數(shù)據(jù)或表示IIC寫操作結束發(fā)送的標識數(shù)據(jù) FF，隨后下一個周期可以將其通過上位機UART接口控制器模塊發(fā)到上位機的串口；32位的 IIC指令數(shù)據(jù)發(fā)送寄存器，將指令以及寄存器地址暫存，下一個周期將其發(fā)送給IIC總線接 口控制器模塊，并通過IIC協(xié)議對具體外設進行操作，讀或?qū)憽?br> 【文檔編號】G06F11/267GK104407956SQ201410726854
【公開日】2015年3月11日 申請日期:2014年12月3日 優(yōu)先權日:2014年12月3日
【發(fā)明者】史再峰, 滿晨龍, 龐科, 王晶波, 鄧林, 許澤昊 申請人:天津大學