專利名稱：時鐘產(chǎn)生電路自校正系統(tǒng)及其校正方法
時鐘產(chǎn)生電路自校正系統(tǒng)及其校正方法技術(shù)領域：
本發(fā)明涉及集成電路領域，尤其涉及可自動將電子系統(tǒng)中的時鐘產(chǎn)生電路的誤差降低到所要求的誤差范圍內(nèi)的時鐘產(chǎn)生電路自校正系統(tǒng)及其校正方法。
背景技術(shù)：
在集成電路領域中所使用的時鐘信號通常需要非常高的精確度，才能確保通訊正?！，F(xiàn)有時鐘產(chǎn)生電路校正技術(shù)，如專利號為CN200410086408.1的中國專利，主要采用計數(shù)的算法來實現(xiàn)校正，一般需要借助控制單元如CPU或MCU來完成校正操作。現(xiàn)有時鐘產(chǎn)生電路校正技術(shù)存在的缺陷主要有:第一、缺乏驗算機制，導致無法驗證其校正后的時鐘精度是否滿足系統(tǒng)要求；第二、缺乏數(shù)據(jù)控制和存儲，導致校正數(shù)據(jù)可能容易丟失，可靠性差；第三、只要缺乏CPU或MCU的介入，則無法完成校正，即系統(tǒng)不具備自校正能力。

發(fā)明內(nèi)容針對上述問題，本發(fā)明的目的是提供一種可自動將電子系統(tǒng)中的時鐘產(chǎn)生電路的誤差降低到所要求的誤差范圍內(nèi)的時鐘產(chǎn)生電路自校正系統(tǒng)及其校正方法。—種時鐘產(chǎn)生電路自校正系統(tǒng),其包括:硬件邏輯模塊，其接收外部參考時鐘信號；

寄存器模塊，其和所述硬件邏輯模塊連接；時鐘產(chǎn)生電路模塊，其和所述硬件邏輯模塊及所述寄存器模塊連接；及存儲模塊，其和所述寄存器模塊雙向連接；所述硬件邏輯模塊產(chǎn)生搜索數(shù)據(jù)并傳輸至所述寄存器模塊作為所述時鐘產(chǎn)生電路模塊中振蕩器的配置參數(shù)，所述寄存器模塊根據(jù)所述搜索數(shù)據(jù)輸出寄存器數(shù)據(jù)至所述時鐘產(chǎn)生電路模塊，所述時鐘產(chǎn)生電路模塊產(chǎn)生系統(tǒng)時鐘信號并傳輸至所述硬件邏輯模塊，所述硬件邏輯模塊將所述系統(tǒng)時鐘信號和所述外部參考時鐘信號進行比較，當所述振蕩器輸出的時鐘頻率不滿足精度要求時，所述硬件邏輯模塊對所述搜索數(shù)據(jù)進行校正產(chǎn)生新的搜索數(shù)據(jù)并進行下一輪校正，直至所述振蕩器輸出的時鐘頻率滿足精度要求時，所述硬件邏輯模塊停止校正，且此時搜索數(shù)據(jù)存儲于所述存儲模塊。本發(fā)明一較佳實施方式中，所述硬件邏輯模塊對所述搜索數(shù)據(jù)進行校正包括增加所述搜索數(shù)據(jù)的值和減少所述搜索數(shù)據(jù)的值。本發(fā)明一較佳實施方式中，所述寄存器模塊為可變位寬的寄存器，其在不同的時刻寄存所述搜索數(shù)據(jù)。本發(fā)明一較佳實施方式中,所述存儲模塊為非易失性存儲器。本發(fā)明一較佳實施方式中，所述時鐘產(chǎn)生電路自校正系統(tǒng)進一步包括數(shù)據(jù)傳輸模塊，所述數(shù)據(jù)傳輸模塊設置于所述寄存器模塊和所述存儲模塊之間，其和所述寄存器模塊及所述存儲模塊分別雙向連接，所述存儲模塊通過所述數(shù)據(jù)傳輸模塊和所述寄存器模塊雙向連接。本發(fā)明一較佳實施方式中，所述外部參考時鐘信號由外部時鐘產(chǎn)生器輸入至所述硬件邏輯模塊。本發(fā)明另外提供一種時鐘產(chǎn)生電路自校正系統(tǒng)的校正方法，其包括以下步驟:產(chǎn)生搜索數(shù)據(jù)；比較系統(tǒng)時鐘信號和外部參考時鐘信號的頻率大小，如果頻率誤差滿足精度要求則停止校正并存儲校正數(shù)據(jù)，否則判斷所述系統(tǒng)時鐘信號相對于所述外部參考時鐘信號太快還是太慢；如果所述系統(tǒng)時鐘信號相對于所述外部參考時鐘信號太快，則減小所述搜索數(shù)據(jù)，如果所述系統(tǒng)時鐘信號相對于所述外部參考時鐘信號太慢，則增加所述搜索數(shù)據(jù)；延時后進入下一輪的校正。本發(fā)明一較佳實施方式中，所述搜索數(shù)據(jù)由硬件邏輯模塊產(chǎn)生并傳輸至寄存器模塊作為時鐘產(chǎn)生電路模塊中振蕩器的配置參數(shù)。本發(fā)明一較佳 實施方式中，所述校正數(shù)據(jù)為使時鐘產(chǎn)生電路模塊中振蕩器輸出的系統(tǒng)時鐘信號的頻率相對于所述外部參考時鐘信號的頻率滿足精度要求的搜索數(shù)據(jù)的值。本發(fā)明一較佳實施方式中，所述外部參考時鐘信號由外部時鐘產(chǎn)生器輸入至所述硬件邏輯模塊。相對于現(xiàn)有技術(shù)，所述時鐘產(chǎn)生電路自校正系統(tǒng)通過其中的硬件邏輯模塊、寄存器模塊和時鐘產(chǎn)生電路模塊，利用所述校正方法，可以自動將相應電子系統(tǒng)中的時鐘產(chǎn)生電路的誤差降低到該電子系統(tǒng)所要求的誤差精度范圍內(nèi)，并將校正值保存在其中的存儲模塊中，由此，可在所述時鐘產(chǎn)生電路自校正系統(tǒng)完成校正之后，該電子系統(tǒng)在每次上電后其時鐘產(chǎn)生電路都能提供高精度的時鐘信號。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其它目的、特征和優(yōu)點能夠更明顯易懂，以下特舉實施例，并配合附圖，詳細說明如下。

圖1為本發(fā)明第一實施例提供的時鐘產(chǎn)生電路自校正系統(tǒng)的組成圖。圖2為本發(fā)明第二實施例提供的時鐘產(chǎn)生電路自校正系統(tǒng)的組成圖。圖3為本發(fā)明第三實施例提供的時鐘產(chǎn)生電路自校正系統(tǒng)的校正方法的工作流程圖。
具體實施方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。請參閱圖1，本發(fā)明第一實施例提供一種時鐘產(chǎn)生電路自校正系統(tǒng)100，其包括硬件邏輯模塊(search reg)10、寄存器模塊(reg) 20、時鐘產(chǎn)生電路模塊(osc)30及存儲模塊(mem)40。
所述硬件邏輯模塊10的輸入信號為外部參考時鐘信號ref_clk和所述時鐘產(chǎn)生電路模塊30輸出的系統(tǒng)時鐘信號0sc_clk，輸出信號為搜索數(shù)據(jù)nxt_reg，搜索數(shù)據(jù)nxt_reg傳輸?shù)剿黾拇嫫髂K20。本實施例中，所述硬件邏輯模塊10利用一定的搜索算法，把搜索數(shù)據(jù)nXt_reg輸出至所述寄存器模塊20，作為所述時鐘產(chǎn)生電路模塊30的振蕩器(圖未標示)的配置參數(shù)，然后監(jiān)測所述振蕩器產(chǎn)生的系統(tǒng)時鐘信號0SC_Clk，并通過一定的方法將所述系統(tǒng)時鐘信號0sc_clk和所述外部參考時鐘信號ref_clk進行比較，直到某一個搜索數(shù)據(jù)nXt_reg使所述振蕩器輸出的系統(tǒng)時鐘信號0sc_clk的頻率誤差滿足精度要求為止，此時，這個搜索數(shù)據(jù)nxt_reg的值為校正數(shù)據(jù)(result),其傳輸至所述存儲模塊40并存儲于所述存儲模塊40。即所述硬件邏輯模塊10循環(huán)修正所述搜索數(shù)據(jù)nXt_reg，以校正所述時鐘產(chǎn)生電路模塊30輸出的系統(tǒng)時鐘信號osc_clk,使所述系統(tǒng)時鐘信號osc_clk的頻率誤差滿足精度要求，并獲取校正數(shù)據(jù)(result)?？梢岳斫獾氖?，獲取校正數(shù)據(jù)(result)的過程中，所述硬件邏輯模塊10涉及搜索數(shù)據(jù)nxt_reg的搜索算法和頻率精度比較算法。其中,搜索數(shù)據(jù)nxt_reg的搜索算法會產(chǎn)生一個初始值，然后通過所述外部參考時鐘信號ref_clk和所述系統(tǒng)時鐘信號osc_clk的時鐘頻率的比較結(jié)果，來判斷是否需要增大或者減小所述搜索數(shù)據(jù)nXt_reg的值，如果比較結(jié)果不滿足精度要求則進行下一次校正，即增加或減小所述搜索數(shù)據(jù)nXt_reg產(chǎn)生新的搜索數(shù)據(jù)nXt_reg進行新一輪的搜索，直到所述系統(tǒng)時鐘信號ref_clk和所述外部參考時鐘信號ref_clk的比較結(jié)果滿足精度要求為止。此處，增大或者減小所述搜索數(shù)據(jù)nXt_reg的值可以采用二分法或者逐次加一減一操作，具體可根據(jù)需要進行選擇。頻率精度比較算法是比較所述外部參考時鐘信號ref_clk和所述系統(tǒng)時鐘信號0sc_clk的時鐘頻率的方法，可以利用高頻率的時鐘來采低頻率時鐘的上升沿或者下降沿來加一計數(shù)，經(jīng)過已知的時間后停止計數(shù)，比較計數(shù)器的值和預先計算好的標準值判斷精度是否滿足要求；另外一種比較方法是分別采用計數(shù)器對所述外部參考時鐘信號ref_clk和所述系統(tǒng)時鐘信號0sc_clk進行計數(shù)，經(jīng)過一段時間后停止計數(shù)，比較兩個計數(shù)器的值是否滿足精度要求，由于所述外部參考時鐘信號ref_clk和所述系統(tǒng)時鐘信號0sc_clk是異步時鐘信號，所以不能直接比較兩個計數(shù)器的值，通常會利用格雷碼進行轉(zhuǎn)換，然后對格雷編碼后的值進行打兩排同步，再反編碼為二進制碼，然后再做大小比較，進而判斷比較結(jié)果是否滿足要求。所述寄存器模塊20和所述硬件邏輯模塊10連接，其輸入信號為所述硬件邏輯模塊10產(chǎn)生的搜索數(shù)據(jù)nxt_reg和來自所述存儲模塊40傳輸?shù)臄?shù)據(jù)mem2re，輸出信號為寄存器數(shù)據(jù)new_reg和數(shù)據(jù)re2mem。所述寄存器數(shù)據(jù)new_reg輸入到所述時鐘產(chǎn)生電路模塊30，所述數(shù)據(jù)re2mem輸入到所述存儲模塊40。本實施例中，所述寄存器模塊20為寄存器，其位寬可以根據(jù)需要變化，在不同的時刻寄存所述搜索數(shù)據(jù)nXt_reg和數(shù)據(jù)mem2re的值，并輸出所述寄存器數(shù)據(jù)new_reg到所述時鐘產(chǎn)生電路模塊30，輸出數(shù)據(jù)re2mem到所述存儲模塊40?？梢岳斫獾氖?，所述寄存器數(shù)據(jù)new_reg為所述寄存器模塊20根據(jù)接收的所述搜索數(shù)據(jù)nxt_reg而產(chǎn)生的。所述時鐘產(chǎn)生電路模塊30和所述硬件邏輯模塊10及所述寄存器模塊20均連接，其和所述硬件邏輯模塊10及所述寄存器模塊20構(gòu)成單向循環(huán)。所述時鐘產(chǎn)生電路模塊30的輸入信號為所述寄存器模塊20輸出的寄存器數(shù)據(jù)new_reg,輸出信號為其中振蕩器產(chǎn)生的系統(tǒng)時鐘信號0sc_clk。所述系統(tǒng)時鐘信號0sc_clk輸入至所述硬件邏輯模塊10。所述時鐘產(chǎn)生電路模塊30根據(jù)不同的寄存器數(shù)據(jù)new_reg來產(chǎn)生頻率不同的系統(tǒng)時鐘信號osc_clk0所述存儲模塊40和所述寄存器模塊20雙向連接，其輸入信號為所述寄存器模塊20輸出的數(shù)據(jù)re2mem，輸出信號為數(shù)據(jù)mem2re。本實施例中，所述存儲模塊40為非易失性存儲器，可長期穩(wěn)定地存儲數(shù)據(jù)，當所述存儲模塊40掉電時，其存儲的數(shù)據(jù)也不會丟失?？梢岳斫獾氖?，所述寄存器模塊20輸出至所述存儲模塊40的數(shù)據(jù)re2mem即為所述校正數(shù)據(jù)result,由此,所述校正數(shù)據(jù)result可以存儲于所述存儲模塊40。即所述校正數(shù)據(jù)result可以在所述存儲模塊40和所述寄存器模塊20之間進行傳輸。首次校正通過后需要把所述校正數(shù)據(jù)result通過從所述寄存器模塊20傳輸?shù)剿龃鎯δK40，以后每次上電時需要把所述校正數(shù)據(jù)result通過從所述存儲模塊40傳輸?shù)剿黾拇嫫髂K20。本實施例中，所述校正數(shù)據(jù)result在所述寄存器模塊20和所述存儲模塊40之間的傳輸通過軟件來實現(xiàn)。當然，并局限于此，所述寄存器模塊20和所述存儲模塊40之間數(shù)據(jù)信號的傳輸也可以通過硬件來實現(xiàn)，如圖2所示，本發(fā)明第二實施例提供的時鐘產(chǎn)生電路自校正系統(tǒng)200進一步包括數(shù)據(jù)傳輸模塊(move control) 50，所述數(shù)據(jù)傳輸模塊50設置于所述寄存器模塊20和所述存儲模塊40之間，其和所述寄存器模塊20及所述存儲模塊40分別雙向連接。本實施例中，所述寄存器模塊20輸出數(shù)據(jù)re2mC到所述數(shù)據(jù)傳輸模塊50，所述數(shù)據(jù)傳輸模塊50的輸入信號即為所述數(shù)據(jù)re2mc和從所述存儲模塊40輸出的數(shù)據(jù)me2mc,輸出信號為傳輸至所述寄存器模塊20的數(shù)據(jù)mC2re和傳輸至所述存儲模塊40的數(shù)據(jù)mc2me?？梢岳斫獾氖?，本實施例中，所述時鐘產(chǎn)生電路自校正系統(tǒng)200通過所述數(shù)據(jù)傳輸模塊50實現(xiàn)所述校正數(shù)據(jù)result在所述存儲模塊40和所述寄存器模塊20之間的傳輸。此時，首次校正通過后所述校正數(shù)據(jù)result通過所述數(shù)據(jù)傳輸模塊50從所述寄存器模塊20傳輸?shù)剿龃鎯δK40，并在其后每次上電時把所述校正數(shù)據(jù)result通過所述數(shù)據(jù)傳輸模塊50從所述存儲模塊40傳輸?shù)剿黾拇嫫髂K20。請參閱圖3，本發(fā)明第三實施例提供所述時鐘產(chǎn)生電路自校正系統(tǒng)100的校正方法，其包括以下步驟:SlOl、產(chǎn)生搜索數(shù)據(jù)。本實施例中，所述硬件邏輯模塊10產(chǎn)生搜索數(shù)據(jù)nXt_reg，并輸出至所述寄存器模塊20，作為所述時鐘產(chǎn)生電路模塊30中振蕩器的配置參數(shù)，再由所述寄存器模塊20根據(jù)所述搜索數(shù)據(jù)nxt_reg形成寄存器數(shù)據(jù)new_reg信號,并傳輸給所述時鐘產(chǎn)生電路模塊30,所述時鐘產(chǎn)生電路模塊30的振蕩器輸出系統(tǒng)時鐘信號osc_clk,并傳輸至所述硬件邏輯模塊10。S103、比較所述系統(tǒng)時鐘信號和外部參考時鐘信號的頻率大小。本實施例中，所述硬件邏輯模塊10比較系統(tǒng)時鐘信號osc_clk和所述外部參考時鐘信號ref_clk的頻率大小。S104、判斷頻率誤差是否滿足精度要求。如果所述系統(tǒng)時鐘信號osc_clk和所述外部參考時鐘信號ref_clk的頻率誤差滿足精度要求則進入步驟S105A，否則進入步驟S105B。
可以理解的是，所述外部參考時鐘信號ref_clk由外部時鐘產(chǎn)生器輸入至所述硬件邏輯模塊10。S105A、停止校正，并存儲校正數(shù)據(jù)。本實施例中，使所述振蕩器輸出的系統(tǒng)時鐘信號osc_clk的頻率相對于所述外部參考時鐘信號ref_clk的頻率滿足精度要求的搜索數(shù)據(jù)nxt_reg的值為校正數(shù)據(jù)result，所述校正數(shù)據(jù)result傳輸至所述存儲模塊40進行存儲。S105B、判斷所述系統(tǒng)時鐘信號相對于所述外部參考時鐘信號太快還是太慢。本實施例中，根據(jù)所述系統(tǒng)時鐘信號osc_clk和所述外部參考時鐘信號ref_clk的頻率誤差，來判斷所述系統(tǒng)時鐘信號0SC_Clk相對于所述外部參考時鐘信號ref_clk是太快還是太慢，并相應地修正搜索數(shù)據(jù)nxt_reg的值,如果所述系統(tǒng)時鐘信號osc_clk相對于所述外部參考時鐘信號ref_clk太快，則進入步驟S107A，如果所述系統(tǒng)時鐘信號osc_elk相對于所述外部參考時鐘信號ref_clk太慢，則進入步驟S107B。S107A、減小所述搜索數(shù)據(jù)。可以理解的是,減小所述搜索數(shù)據(jù)nxt_reg所產(chǎn)生的新的搜索數(shù)據(jù)nxt_reg將使所述時鐘產(chǎn)生電路模塊30產(chǎn)生的系統(tǒng)時鐘信號osc_clk接近所述外部參考時鐘信號ref_elk,由此,可以減小所述系統(tǒng)時鐘信號osc_clk和所述外部參考時鐘信號ref_clk的頻率誤差，進而滿足精度要求。S107B、增加所述搜索數(shù)據(jù)reg。可以理解的是,增加所述搜索數(shù)據(jù)nxt_reg所產(chǎn)生的新的搜索數(shù)據(jù)nxt_reg將使所述時鐘產(chǎn)生電路模塊30產(chǎn)生的系統(tǒng)時鐘信號osc_clk接近所述外部參考時鐘信號ref_elk,由此,可以減小所述系統(tǒng)時鐘信號osc_clk和所述外部參考時鐘信號ref_clk的頻率誤差，進而滿足精度要求。S109、延時后進入下一輪的校正?？梢岳斫獾氖?，由于所述時鐘產(chǎn)生電路模塊30在得到新的寄存器數(shù)據(jù)new_reg值后，需要一段時間才能穩(wěn)定下來，由此，在得到新的寄存器數(shù)據(jù)new_reg值后，需要等待一段時間，即延時后再開始產(chǎn)生nXt_reg信號。可以理解的是，具體的延遲時間對不同的時鐘產(chǎn)生電路存在不同，需要通過仿真來確定?？梢岳斫獾氖牵景l(fā)明第二實施例提供的所述時鐘產(chǎn)生電路自校正系統(tǒng)200同樣可以采用所述校正方法。相較于現(xiàn)有技術(shù)，本發(fā)明提供的所述時鐘產(chǎn)生電路自校正系統(tǒng)100 (和所述時鐘產(chǎn)生電路自校正系統(tǒng)200)通過其中的硬件邏輯模塊10、寄存器模塊20和時鐘產(chǎn)生電路模塊30，利用所述校正方法，可以自動將相應電子系統(tǒng)中的時鐘產(chǎn)生電路的誤差降低到該電子系統(tǒng)所要求的誤差精度范圍內(nèi)，并將校正值保存在所述存儲模塊40中，由此，可在所述時鐘產(chǎn)生電路自校正系統(tǒng)100完成校正之后，該電子系統(tǒng)在每次上電后時鐘產(chǎn)生電路都能提供高精度的時鐘信號。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種時鐘產(chǎn)生電路自校正系統(tǒng)，其特征在于，所述時鐘產(chǎn)生電路自校正系統(tǒng)包括: 硬件邏輯模塊，其接收外部參考時鐘信號； 寄存器模塊，其和所述硬件邏輯模塊連接； 時鐘產(chǎn)生電路模塊，其和所述硬件邏輯模塊及所述寄存器模塊連接；及 存儲模塊，其和所述寄存器模塊雙向連接； 所述硬件邏輯模塊產(chǎn)生搜索數(shù)據(jù)并傳輸至所述寄存器模塊作為所述時鐘產(chǎn)生電路模塊中振蕩器的配置參數(shù)，所述寄存器模塊根據(jù)所述搜索數(shù)據(jù)輸出寄存器數(shù)據(jù)至所述時鐘產(chǎn)生電路模塊，所述時鐘產(chǎn)生電路模塊產(chǎn)生系統(tǒng)時鐘信號并傳輸至所述硬件邏輯模塊，所述硬件邏輯模塊將所述系統(tǒng)時鐘信號和所述外部參考時鐘信號進行比較，當所述振蕩器輸出的時鐘頻率不滿足精度要求時，所述硬件邏輯模塊對所述搜索數(shù)據(jù)進行校正產(chǎn)生新的搜索數(shù)據(jù)并進行下一輪校正，直至所述振蕩器輸出的時鐘頻率滿足精度要求時，所述硬件邏輯模塊停止校正，且此時搜索數(shù)據(jù)存儲于所述存儲模塊。
2.按權(quán)利要求1所述的時鐘產(chǎn)生電路自校正系統(tǒng)，其特征在于，所述硬件邏輯模塊對所述搜索數(shù)據(jù)進行校正包括增加所述搜索數(shù)據(jù)的值和減少所述搜索數(shù)據(jù)的值。
3.按權(quán)利要求1所述的時鐘產(chǎn)生電路自校正系統(tǒng)，其特征在于，所述寄存器模塊為可變位寬的寄存器，其在不同的時刻寄存所述搜索數(shù)據(jù)。
4.按權(quán)利要求1所述的時鐘產(chǎn)生電路自校正系統(tǒng)，其特征在于，所述存儲模塊為非易失性存儲器。
5.按權(quán)利要求1所述的時鐘產(chǎn)生電路自校正系統(tǒng)，其特征在于，所述時鐘產(chǎn)生電路自校正系統(tǒng)進一步包括數(shù)據(jù) 傳輸模塊，所述數(shù)據(jù)傳輸模塊設置于所述寄存器模塊和所述存儲模塊之間，其和所述寄存器模塊及所述存儲模塊分別雙向連接，所述存儲模塊通過所述數(shù)據(jù)傳輸模塊和所述寄存器模塊雙向連接。
6.按權(quán)利要求1所述的時鐘產(chǎn)生電路自校正系統(tǒng)，其特征在于，所述外部參考時鐘信號由外部時鐘產(chǎn)生器輸入至所述硬件邏輯模塊。
7.一種時鐘產(chǎn)生電路自校正系統(tǒng)的校正方法，其特征在于，所述校正方法包括以下步驟: 產(chǎn)生搜索數(shù)據(jù)； 比較系統(tǒng)時鐘信號和外部參考時鐘信號的頻率大小，如果頻率誤差滿足精度要求則停止校正并存儲校正數(shù)據(jù)，否則判斷所述系統(tǒng)時鐘信號相對于所述外部參考時鐘信號太快還是太慢； 如果所述系統(tǒng)時鐘信號相對于所述外部參考時鐘信號太快，則減小所述搜索數(shù)據(jù)，如果所述系統(tǒng)時鐘信號相對于所述外部參考時鐘信號太慢，則增加所述搜索數(shù)據(jù)； 延時后進入下一輪的校正。
8.按權(quán)利要求7所述的時鐘產(chǎn)生電路自校正系統(tǒng)的校正方法，其特征在于，所述搜索數(shù)據(jù)由硬件邏輯模塊產(chǎn)生并傳輸至寄存器模塊作為時鐘產(chǎn)生電路模塊中振蕩器的配置參數(shù)。
9.按權(quán)利要求7所述的時鐘產(chǎn)生電路自校正系統(tǒng)的校正方法，其特征在于，所述校正數(shù)據(jù)為使時鐘產(chǎn)生電路模塊中振蕩器輸出的系統(tǒng)時鐘信號的頻率相對于所述外部參考時鐘信號的頻率滿足精度要求的搜索數(shù)據(jù)的值。
10.按權(quán)利要求7所述的時鐘產(chǎn)生電路自校正系統(tǒng)的校正方法，其特征在于，所述外部參考時鐘信號由外部時鐘產(chǎn) 生器輸入至所述硬件邏輯模塊。
全文摘要
本發(fā)明提出一種時鐘產(chǎn)生電路自校正系統(tǒng)和方法，其中系統(tǒng)包括硬件邏輯模塊、和硬件邏輯模塊連接的寄存器模塊、和硬件邏輯模塊及寄存器模塊連接的時鐘產(chǎn)生電路模塊及和寄存器模塊雙向連接的存儲模塊，其中硬件邏輯模塊產(chǎn)生搜索數(shù)據(jù)并傳輸至寄存器模塊作為時鐘產(chǎn)生電路模塊的配置參數(shù)，寄存器模塊輸出寄存器數(shù)據(jù)至時鐘產(chǎn)生電路模塊，產(chǎn)生系統(tǒng)時鐘信號并傳輸至硬件邏輯模塊，系統(tǒng)時鐘信號和外部參考時鐘信號進行比較，當不滿足精度要求時，對搜索數(shù)據(jù)進行校正產(chǎn)生新的搜索數(shù)據(jù)并進行下一輪校正，直至滿足精度要求時，硬件邏輯模塊停止校正，且此時搜索數(shù)據(jù)存儲于存儲模塊。本發(fā)明可自動將電子系統(tǒng)中的時鐘產(chǎn)生電路的誤差降低到所要求的誤差范圍內(nèi)。
文檔編號G06F1/14GK103092258SQ201310032839
公開日2013年5月8日 申請日期2013年1月28日 優(yōu)先權(quán)日2013年1月28日
發(fā)明者詹昶, 王光耀 申請人:深圳市匯頂科技股份有限公司