具有存儲(chǔ)在存儲(chǔ)器頁(yè)的一部分中的元數(shù)據(jù)的存儲(chǔ)器的制造方法
【專利摘要】本發(fā)明涉及用于配置不具有預(yù)先存在的專用元數(shù)據(jù)的基于頁(yè)的存儲(chǔ)器裝置的系統(tǒng)及方法。所述方法包含從所述存儲(chǔ)器裝置的頁(yè)的元數(shù)據(jù)部分讀取元數(shù)據(jù)；以及基于所述元數(shù)據(jù)確定所述頁(yè)的特性。所述存儲(chǔ)器裝置可配置為高速緩存。所述元數(shù)據(jù)可包含地址標(biāo)記，從而使得確定所述特性可包含確定所述頁(yè)中是否存在期望的信息，以及在確定所述頁(yè)中存在所述期望的信息的情況下讀取所述期望的信息。所述元數(shù)據(jù)還可包含錯(cuò)誤校正碼ECC，從而使得確定所述特性可包含檢測(cè)在存儲(chǔ)在所述頁(yè)中的數(shù)據(jù)中存在的錯(cuò)誤。所述元數(shù)據(jù)可進(jìn)一步包含目錄信息、存儲(chǔ)器相干性信息或臟/有效/鎖定信息。
【專利說明】具有存儲(chǔ)在存儲(chǔ)器頁(yè)的一部分中的元數(shù)據(jù)的存儲(chǔ)器
【技術(shù)領(lǐng)域】
[0001]所揭示的實(shí)施例涉及配置存儲(chǔ)器結(jié)構(gòu)以用于高速、低功率應(yīng)用。更具體地說，示范性實(shí)施例涉及配置大型動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)結(jié)構(gòu)以用作高速緩沖存儲(chǔ)器。
【背景技術(shù)】
[0002]計(jì)算機(jī)處理系統(tǒng)一般來說包括幾個(gè)存儲(chǔ)器層級(jí)。最靠近處理核心或中央處理單元(CPU)的是高速緩存，例如一級(jí)高速緩存，而離CPU最遠(yuǎn)的是主存儲(chǔ)器。高速緩存要求高速且尺寸小，尤其是在高速緩存靠近CPU并且放在芯片上的情況下。所以，最靠近CPU的高速緩存通常由靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)形成，靜態(tài)隨機(jī)存取存儲(chǔ)器的特征就是高速。但是，SRAM的成本也高。另一方面，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)比SRAM慢，但是也比后者便宜。所以，DRAM過去用在離CPU較遠(yuǎn)而離主存儲(chǔ)器較近的地方。
[0003]近來技術(shù)方面有所進(jìn)步，使得可以制造具有大存儲(chǔ)容量及低功率特征的DRAM系統(tǒng)。舉例來說，寬輸入/輸出(IO)接口和能效堆疊已經(jīng)使得能夠制造具有大存儲(chǔ)容量(大到2GB)、高帶寬數(shù)據(jù)傳送還有比DRAM先前已知的等待時(shí)間少的等待時(shí)間的DRAM系統(tǒng)。
[0004]所以，相對(duì)較大的存儲(chǔ)容量可以使得低功率堆疊DRAM系統(tǒng)在一些低功率嵌入式系統(tǒng)及手持式裝置應(yīng)用中可以充當(dāng)芯片上主存儲(chǔ)器系統(tǒng)。但是，這些低功率堆疊DRAM系統(tǒng)在高性能處理系統(tǒng)中可能并不是主存儲(chǔ)器的合適的替換品，因?yàn)檫@些系統(tǒng)的存儲(chǔ)容量可能不夠大，無(wú)法滿足主存儲(chǔ)器的需求。
[0005]另一方面，具有低能量及高速度的特征的低功率堆疊DRAM系統(tǒng)現(xiàn)在可能對(duì)于靠近CPU的高速緩存來說更有吸引力。舉例來說，低功率堆疊DRAM系統(tǒng)可以配置為常規(guī)DRAM系統(tǒng)的高速緩存，常規(guī)DRAM系統(tǒng)·可能過于緩慢而不能靠近CPU放置。所以，低功率堆疊DRAM系統(tǒng)可以在靠近CPU的高速緩沖存儲(chǔ)器中提供比先前已知的存儲(chǔ)容量高的存儲(chǔ)容量。
[0006]但是，當(dāng)前可用的現(xiàn)成低功率堆疊DRAM型號(hào)可能有一些局限性，這些局限性可能會(huì)限制它們對(duì)于靠近CPU的這些高速緩沖存儲(chǔ)器應(yīng)用的即用性。舉例來說，現(xiàn)成低功率堆疊DRAM系統(tǒng)可能未配備錯(cuò)誤校正碼(ECC)之類的特征。DRAM單元可能泄漏，并且非常容易出現(xiàn)錯(cuò)誤。因此，缺少錯(cuò)誤檢測(cè)及錯(cuò)誤校正能力(例如ECC機(jī)構(gòu)等)可能會(huì)使得低功率堆疊DRAM系統(tǒng)不適合用在靠近CPU的高速緩存中，或在防錯(cuò)系統(tǒng)中用作任何其它種類的存儲(chǔ)
>j-U ρ?α裝直。
[0007]配置現(xiàn)成低功率堆疊DRAM系統(tǒng)以用作高速緩沖存儲(chǔ)器的另一障礙是這種系統(tǒng)不支持能進(jìn)行高速數(shù)據(jù)存取的特征，例如標(biāo)記機(jī)構(gòu)。眾所周知，高速緩沖存儲(chǔ)器包含指定對(duì)應(yīng)于高速緩存中的每一復(fù)制行的存儲(chǔ)器地址的標(biāo)記機(jī)構(gòu)。有效標(biāo)記結(jié)構(gòu)使得能夠在高速緩沖存儲(chǔ)器中高速查找所請(qǐng)求的數(shù)據(jù)。但是，現(xiàn)成低功率堆疊DRAM系統(tǒng)并沒有標(biāo)記機(jī)構(gòu)，由此使得在沒有標(biāo)記存儲(chǔ)裝置的替代技術(shù)的情況下這類系統(tǒng)不適合用作高速緩存。設(shè)計(jì)合適的標(biāo)記機(jī)構(gòu)以結(jié)合DRAM使用有幾個(gè)難題。舉例來說，就大型DRAM(例如，2GB)而論，標(biāo)記字段本身將需要幾個(gè)MB的存儲(chǔ)空間。這種大型標(biāo)記空間開銷會(huì)在芯片上標(biāo)記的放置及組織方面產(chǎn)生幾個(gè)難題。[0008]另外，用于低功率堆疊DRAM的標(biāo)記機(jī)構(gòu)的設(shè)計(jì)因?yàn)樵跒榱双@得較大的集合關(guān)聯(lián)性而犧牲標(biāo)記空間時(shí)涉及隱式平衡而變得復(fù)雜，因而會(huì)導(dǎo)致高未命中率的問題。類似地，在設(shè)計(jì)低功率堆疊DRAM系統(tǒng)使其包含與目錄信息或用于多處理器環(huán)境的其它存儲(chǔ)器相干性信息相關(guān)聯(lián)的智能時(shí)也存在難題。
[0009]所以，為了有利地采用低功率堆疊DRAM系統(tǒng)以用于靠近CPU的高速緩沖存儲(chǔ)器應(yīng)用，需要克服常規(guī)DRAM系統(tǒng)中對(duì)于錯(cuò)誤的敏感性、缺乏有效標(biāo)記機(jī)構(gòu)及相關(guān)智能特征所導(dǎo)致的難題。

【發(fā)明內(nèi)容】

[0010]本發(fā)明的示范性實(shí)施例涉及用于配置大型動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)結(jié)構(gòu)以用作高速緩沖存儲(chǔ)器的系統(tǒng)及方法。
[0011]舉例來說，一種示范性實(shí)施例涉及不具有預(yù)先存在的專用元數(shù)據(jù)的存儲(chǔ)器裝置，其包括基于頁(yè)的存儲(chǔ)器，其中每一頁(yè)分成第一部分及第二部分，從而使得所述第一部分包括數(shù)據(jù)，并且所述第二部分包括對(duì)應(yīng)于所述第一部分中的數(shù)據(jù)的元數(shù)據(jù)。在示范性實(shí)施例中，所述元數(shù)據(jù)可包括錯(cuò)誤校正碼(ECC)、地址標(biāo)記、目錄信息、存儲(chǔ)器相干性信息或臟/有效/鎖定信息中的至少一者。
[0012]另一示范性實(shí)施例涉及配置不具有預(yù)先存在的專用元數(shù)據(jù)的基于頁(yè)的存儲(chǔ)器裝置的方法，所述方法包括:從所述存儲(chǔ)器裝置的頁(yè)的元數(shù)據(jù)部分讀取元數(shù)據(jù)；以及基于所述元數(shù)據(jù)確定所述頁(yè)的特性。
[0013]又一示范性實(shí)施例涉及存儲(chǔ)器系統(tǒng)，其包括:不具有預(yù)先存在的元數(shù)據(jù)的基于頁(yè)的存儲(chǔ)器裝置，其中所述存儲(chǔ)器裝置的頁(yè)包括第一存儲(chǔ)裝置及第二存儲(chǔ)裝置、存儲(chǔ)在所述第一存儲(chǔ)裝置中的元數(shù)據(jù)，及存儲(chǔ)在所述第二存儲(chǔ)裝置中的數(shù)據(jù)，其中所述第一存儲(chǔ)裝置中的元數(shù)據(jù)與所述第二存儲(chǔ)裝置中的數(shù)據(jù)相關(guān)聯(lián)。
[0014]另一示范性實(shí)施例涉及包括代碼的非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體，所述代碼在由處理器執(zhí)行時(shí)使所述處理器執(zhí)行用于配置不具有預(yù)先存在的專用元數(shù)據(jù)的基于頁(yè)的存儲(chǔ)器裝置的操作，所述非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體包括:用于從所述存儲(chǔ)器裝置的頁(yè)的元數(shù)據(jù)部分讀取元數(shù)據(jù)的代碼；以及用于基于所述元數(shù)據(jù)確定頁(yè)的特性的代碼。
【專利附圖】

【附圖說明】
[0015]呈現(xiàn)附圖以輔助描述本發(fā)明的實(shí)施例，且提供所述圖式僅用于說明實(shí)施例而非對(duì)其加以限制。
[0016]圖1圖解說明包括不具有相關(guān)元數(shù)據(jù)的數(shù)據(jù)頁(yè)的常規(guī)DRAM系統(tǒng)。
[0017]圖2圖解說明根據(jù)示范性實(shí)施例的DRAM系統(tǒng)，其中DRAM系統(tǒng)的頁(yè)經(jīng)配置以用于高速緩存，方法是通過在頁(yè)中包含對(duì)應(yīng)于存儲(chǔ)在頁(yè)中的數(shù)據(jù)的相關(guān)元數(shù)據(jù)。
[0018]圖3圖解說明經(jīng)配置以用作高速緩存的示范性DRAM系統(tǒng)的管線式存取的示范性時(shí)間線。
[0019]圖4圖解說明詳述配置不具有預(yù)先存在的元數(shù)據(jù)的基于頁(yè)的存儲(chǔ)器系統(tǒng)以用作高速緩存的示范性方法的流程圖?！揪唧w實(shí)施方式】
[0020]本發(fā)明的各方面揭示于針對(duì)本發(fā)明的特定實(shí)施例的以下描述及相關(guān)圖式中?？稍诓幻撾x本發(fā)明的范圍的情況下設(shè)計(jì)替代實(shí)施例。此外，將不會(huì)詳細(xì)描述本發(fā)明的眾所周知的元件,或?qū)⑹÷运鲈?，以免混淆本發(fā)明的相關(guān)細(xì)節(jié)。
[0021]詞語(yǔ)“示范性的”在本文中用以意味著“充當(dāng)實(shí)例、個(gè)例或說明”。本文中描述為“示范性的”任何實(shí)施例不必須被理解為比其它實(shí)施例優(yōu)選或有利。同樣，術(shù)語(yǔ)“本發(fā)明的實(shí)施例”并非要求本發(fā)明的所有實(shí)施例包含所論述的特征、優(yōu)點(diǎn)或操作模式。
[0022]本文中所使用的術(shù)語(yǔ)僅僅是為了描述特定實(shí)施例，且并不希望限制本發(fā)明的實(shí)施例。如本文中所使用，除非上下文另外清楚地指示，否則單數(shù)形式“一”及“所述”希望還包含復(fù)數(shù)形式。將進(jìn)一步理解，術(shù)語(yǔ)“包括”及/或“包含”當(dāng)在本文中使用時(shí)指定所陳述的特征、整數(shù)、步驟、操作、元件及/或組件的存在，但并不排除一個(gè)或一個(gè)以上其它特征、整數(shù)、步驟、操作、元件、組件及/或其群組的存在或添加。
[0023]此外，根據(jù)待由(例如)計(jì)算裝置的元件執(zhí)行的動(dòng)作的序列來描述許多實(shí)施例。將認(rèn)識(shí)到，可由特定電路(例如，專用集成電路(ASIC))、由正由一個(gè)或一個(gè)以上處理器執(zhí)行的程序指令或由兩者的組合來執(zhí)行本文中所述的各種動(dòng)作。此外，可認(rèn)為本文中所述的這些動(dòng)作序列完全體現(xiàn)于任何形式的計(jì)算機(jī)可讀存儲(chǔ)媒體內(nèi)，所述計(jì)算機(jī)可讀存儲(chǔ)媒體中已存儲(chǔ)一組對(duì)應(yīng)計(jì)算機(jī)指令，所述指令在被執(zhí)行時(shí)將致使相關(guān)聯(lián)的處理器執(zhí)行本文中所述的功能性。因此，本發(fā)明的各種方面可以許多不同形式來體現(xiàn)，所有所述形式均已被涵蓋在所主張的標(biāo)的物的范圍內(nèi)。此外，對(duì)于本文中所述的實(shí)施例中的每一者來說，任何所述實(shí)施例的對(duì)應(yīng)形式可在本文中被描述為(例如)“經(jīng)配置以(執(zhí)行所描述的動(dòng)作)的邏輯”。
[0024]如先前所呈現(xiàn)，例如低功率堆疊DRAM系統(tǒng)等當(dāng)前可供使用的現(xiàn)成DRAM系統(tǒng)可能非常容易出現(xiàn)錯(cuò)誤，并且因此，可能無(wú)法滿足高速緩沖存儲(chǔ)器中所需的數(shù)據(jù)保真度的臨界標(biāo)準(zhǔn)。所以，示范性實(shí)施例包括這些低功率堆疊DRAM系統(tǒng)的配置，其中引入錯(cuò)誤檢測(cè)及錯(cuò)誤校正特征，例如ECC機(jī)構(gòu)等。實(shí)施例還包含有效利用低功率堆疊DRAM系統(tǒng)的數(shù)據(jù)存儲(chǔ)空間及基于頁(yè)的存儲(chǔ)器架構(gòu)，以便引入具有極少存儲(chǔ)空間開銷及高速存取的ECC位。
[0025]示范性實(shí)施例還認(rèn)識(shí)到，可供使用的現(xiàn)成低功率堆疊DRAM架構(gòu)不具有用于快速數(shù)據(jù)搜索的內(nèi)置式標(biāo)記機(jī)構(gòu)。DRAM系統(tǒng)常規(guī)地在頁(yè)中存儲(chǔ)數(shù)據(jù)。舉例來說，DRAM系統(tǒng)可包括存儲(chǔ)在IKB頁(yè)大小中的數(shù)據(jù)。實(shí)施例認(rèn)識(shí)到通過將每一頁(yè)視為集合關(guān)聯(lián)性高速緩存中的一個(gè)集合而將基于頁(yè)的DRAM存儲(chǔ)器轉(zhuǎn)換成具有標(biāo)記機(jī)構(gòu)的高速緩存類存儲(chǔ)器。下文中，為了便于理解，無(wú)損于一般性，描述將集中于低功率堆疊DRAM系統(tǒng)的配置為具有單個(gè)集合的高速緩存的單個(gè)頁(yè)。可以接著將頁(yè)中的每一行視為集合關(guān)聯(lián)性高速緩存的一個(gè)通道，并且可以對(duì)每一行應(yīng)用標(biāo)記。所述標(biāo)記包括識(shí)別高速緩存中是否存在特定存儲(chǔ)器位置所需的位。通常，存儲(chǔ)器地址經(jīng)配置，從而使得存儲(chǔ)器地址的幾個(gè)所選位可用于識(shí)別行中的字節(jié)，幾個(gè)其它所選的其它位可用于識(shí)別存儲(chǔ)器地址對(duì)應(yīng)的集合，并且其余的地址位可用于形成標(biāo)記。但是，這個(gè)過程引入的標(biāo)記字段在其存儲(chǔ)、組織及放置方面呈現(xiàn)出難題。
[0026]首先，標(biāo)記字段需要大量存儲(chǔ)空間。舉例來說，實(shí)施例可以涉及將具有I千字節(jié)(KB)的頁(yè)大小的低功率堆疊DRAM配置成高速緩沖存儲(chǔ)器。所以，IKB頁(yè)可以配置為具有64字節(jié)(B)行的16通道高速緩存。假設(shè)物理存儲(chǔ)器的大小是I兆兆字節(jié)(TB)，那么可能需要40個(gè)位來尋址物理存儲(chǔ)器空間。所以，可能需要6個(gè)位來識(shí)別64B行中的字節(jié)，并且需要21個(gè)位來識(shí)別集合。因而，可能需要40-(6+21)或13個(gè)位來形成用于具有大約2百萬(wàn)個(gè)集合的IKB 16通道DRAM高速緩存中的每一行的標(biāo)記。因此，對(duì)于16通道中的每一者具有一個(gè)高速緩存行的16通道高速緩存來說，標(biāo)記位的數(shù)目可以是13X16或208個(gè)位。如將了解，用于DRAM數(shù)據(jù)的每一 IKB頁(yè)大小的標(biāo)記的208個(gè)位呈現(xiàn)大量標(biāo)記空間開銷。
[0027]其次，將認(rèn)識(shí)到，為了減少標(biāo)記空間，可以增加高速緩存行大小并且可以減少高速緩存行條目的數(shù)目，從而使得高速緩存的總存儲(chǔ)容量保持不變。但是，以減少高速緩存條目的數(shù)目為代價(jià)增加高速緩存行大小，可能會(huì)增加未命中率。此外，增加高速緩存行大小還具有增加在填充或讀出高速緩存行時(shí)傳送的數(shù)據(jù)量的效果。此外，高速緩存行及頁(yè)的智能組織對(duì)于在搜索所請(qǐng)求的數(shù)據(jù)的過程中可能需要存取的頁(yè)的數(shù)目具有重大含義。所以，示范性實(shí)施例將描述對(duì)于標(biāo)記空間開銷及組織中涉及的難題的有效解決方案。舉例來說，某些實(shí)施例包含頁(yè)自身內(nèi)的對(duì)應(yīng)于頁(yè)中的數(shù)據(jù)的標(biāo)記字段，從而使得在進(jìn)行頁(yè)讀取時(shí)，如果標(biāo)記指示命中，那么在所述頁(yè)仍然打開時(shí)可以存取對(duì)應(yīng)數(shù)據(jù)。另外，示范性實(shí)施例還考慮到針對(duì)多處理器環(huán)境的對(duì)于目錄信息及存儲(chǔ)器相干性信息的有效配置的需要。
[0028]如本文所使用，術(shù)語(yǔ)“元數(shù)據(jù)”包含性地指對(duì)應(yīng)于示范性實(shí)施例中的DRAM系統(tǒng)中引入的數(shù)據(jù)的各種信息位及錯(cuò)誤校正碼。舉例來說，ECC位、標(biāo)記信息(如本【技術(shù)領(lǐng)域】中已知，包含臟/有效/鎖定模式信息)、目錄信息及其它存儲(chǔ)器相干性信息可以統(tǒng)稱為元數(shù)據(jù)。示范性實(shí)施例涉及用于在缺乏元數(shù)據(jù)的DRAM系統(tǒng)中引入這些元數(shù)據(jù)的技術(shù)。實(shí)施例進(jìn)一步涉及元數(shù)據(jù)的有效存儲(chǔ)、組織及存取，以便將DRAM系統(tǒng)配置成可靠的且高效率的高速緩存系統(tǒng)。
[0029]應(yīng)了解，雖然如上所述的參考及重點(diǎn)是針對(duì)配置低功率堆疊DRAM系統(tǒng)，但是本文所述的實(shí)施例不限于此，而是可以易于擴(kuò)展到將不具有元數(shù)據(jù)的任何存儲(chǔ)器系統(tǒng)轉(zhuǎn)換成包含元數(shù)據(jù)的存儲(chǔ)器系統(tǒng)。
[0030]下文描述一種將例如低功率堆疊DRAM系統(tǒng)等缺乏錯(cuò)誤檢測(cè)/校正特征的DRAM系統(tǒng)配置成包括有效ECC實(shí)施方案的示范性DRAM系統(tǒng)的示范性過程。參看圖1,展示了一種包括頁(yè)102的常規(guī)DRAM系統(tǒng)100。頁(yè)102的大小是1KB，分成16行(字線)及8X64 =512列(位線)，如所圖解說明。頁(yè)102在IKB DRAM位單元中存儲(chǔ)數(shù)據(jù)，其中每一位單元是由以電荷的形式存儲(chǔ)信息的電容器形成。
[0031]如先前論述，DRAM系統(tǒng)100是易失性的，因?yàn)槲粏卧碾娙萜魅菀仔孤?。需要不斷地刷新電容器，以便保持存?chǔ)在其中的信息。此外，信息易受由各種外部因素(例如電磁場(chǎng)的波動(dòng)等)引入的錯(cuò)誤影響。因此，錯(cuò)誤檢測(cè)及校正對(duì)于確保所存儲(chǔ)數(shù)據(jù)的保真度來說
至關(guān)重要。
[0032]用于錯(cuò)誤檢測(cè)及校正的常用技術(shù)涉及使用ECC位。ECC位表示與數(shù)據(jù)位相關(guān)聯(lián)的冗余的等級(jí)。使用這種冗余來檢驗(yàn)數(shù)據(jù)的一致性。最初基于已知要校正的原始數(shù)據(jù)值來計(jì)算ECC位。作為簡(jiǎn)單實(shí)例，ECC位可以表示奇偶校驗(yàn)值，從而使得奇偶校驗(yàn)值可以指示原始數(shù)據(jù)中存在的邏輯“一”的數(shù)目是奇數(shù)還是偶數(shù)。在稍后的時(shí)間點(diǎn)，可以再次對(duì)當(dāng)時(shí)存在的數(shù)據(jù)產(chǎn)生奇偶校驗(yàn)值，并且將這個(gè)奇偶校驗(yàn)值與ECC位比較。如果存在不匹配，那么可以確定已在原始數(shù)據(jù)中引入了至少一個(gè)錯(cuò)誤。在所屬領(lǐng)域中，眾所周知使用ECC的基本原理用于對(duì)錯(cuò)誤的復(fù)雜分析及后續(xù)對(duì)錯(cuò)誤(如果檢測(cè)到錯(cuò)誤的話)的校正的更加復(fù)雜的算法。本文中將不提供對(duì)這些算法的詳述解釋，因?yàn)樗鶎兕I(lǐng)域的技術(shù)人員將認(rèn)識(shí)到對(duì)于示范性實(shí)施例所實(shí)現(xiàn)的特定應(yīng)用來說合適的錯(cuò)誤檢測(cè)/校正算法。
[0033]現(xiàn)在返回到圖1的DRAM系統(tǒng)100，舉例來說，有幾個(gè)選項(xiàng)可用于在頁(yè)102中引入ECC位。常規(guī)上，對(duì)于每一 64位的數(shù)據(jù)采用8位的ECC信息，以便使得能夠進(jìn)行單錯(cuò)誤校正/雙錯(cuò)誤檢測(cè)(SEC/DED)，這包括ECC位引入的12.5%開銷?？梢哉J(rèn)識(shí)到，每64位數(shù)據(jù)有8位ECC的這種傳統(tǒng)的實(shí)施方案因?yàn)樵谑袌?chǎng)上有庫(kù)存可用，所以可能受到推動(dòng)。但是，隨數(shù)據(jù)一起內(nèi)置的ECC位的定制的實(shí)施方案能夠更加有效地進(jìn)行SEC/DED，從而使得校正存儲(chǔ)器中的錯(cuò)誤時(shí)需要的位平均來說更少。示范性實(shí)施例能夠?qū)㈤_銷縮小到2.1%，方法是通過對(duì)SEC/DED使用每512位數(shù)據(jù)11個(gè)ECC位，并且能夠?qū)㈤_銷縮小到4.1 %，方法是通過對(duì)雙錯(cuò)誤校正(DEC)使用每512位數(shù)據(jù)21個(gè)ECC位。所以，包括IKB或1024字節(jié)數(shù)據(jù)的頁(yè)102可以分段成16個(gè)64-B (512位)行。因而，SEC/DED實(shí)施方案可能需要每頁(yè)16*11或176位的ECC。
[0034]現(xiàn)在參看圖2，展示了 ECC位在頁(yè)內(nèi)的一種有效放置。圖2圖解說明根據(jù)示范性實(shí)施例配置的DRAM系統(tǒng)200。在示范性實(shí)施例中，DRAM系統(tǒng)200可能是由低功率堆疊DRAM模型形成。DRAM系統(tǒng)200包括頁(yè)202，其經(jīng)配置以隨數(shù)據(jù)位一起存儲(chǔ)ECC位。頁(yè)202包括16個(gè)通道或行L0-L15，其中每一行包括64個(gè)字節(jié)(512個(gè)位)。行L1-L15是用于存儲(chǔ)數(shù)據(jù)，而行LO是指定用于元數(shù)據(jù)。圖2圖解說明行LO中的16個(gè)32位字段E0-E15。字段E0-E15分別獨(dú)特地對(duì)應(yīng)于用于行L0-L15中的一者的元數(shù)據(jù)。字段E0-E15可包括與行L0-L15相關(guān)的ECC位，還有其它信息。
[0035]根據(jù)示范性實(shí)施例，行L1-L15可以首先用有待存儲(chǔ)在頁(yè)202中的數(shù)據(jù)填充?？赡芙又鵀閿?shù)據(jù)L1-L15的行中的每一者計(jì)算ECC位，并且ECC位分別可以存儲(chǔ)在字段E1-E15中。如上所展示，11位的ECC對(duì)于512位行L1-L15中的每一者的SEC/DED可能是足夠的。在這個(gè)實(shí)例中，字段E1-E15中的每一者中的32位中的11個(gè)可能被ECC位占據(jù)，因而使得有21位可以供與行L1-L15有關(guān)的其它元數(shù)據(jù)信息使用，如下文中進(jìn)一步描述。關(guān)于字段E0，可以使得與字段E1-E15有關(guān)的ECC信息可供在字段EO中使用，從而使得元數(shù)據(jù)字段也可受到保護(hù)以防發(fā)生可能的錯(cuò)誤。在某些實(shí)施方案中，可以將字段EO設(shè)置成零值以用于執(zhí)行ECC計(jì)算。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到基于上文詳述的技術(shù)用于特定應(yīng)用的ECC的有效實(shí)施方案的細(xì)節(jié)。
[0036]現(xiàn)在將提供對(duì)于在圖2的頁(yè)202中快速搜索數(shù)據(jù)的標(biāo)記機(jī)構(gòu)的有效實(shí)施方案的描述。如先前所介紹，可以假設(shè)整個(gè)物理存儲(chǔ)器空間的大小是1TB。ITB的物理存儲(chǔ)器空間可以用40位來尋址。假設(shè)整個(gè)ITB物理存儲(chǔ)器用64字節(jié)(即，2~6字節(jié))的粒度來尋址，那么ITB (即2~40字節(jié))的物理存儲(chǔ)器將包括2~34個(gè)這些64字節(jié)行。形成標(biāo)記將不需要總共27位的尋址。因而，40位地址空間中的其余的13位將足以形成有效標(biāo)記以對(duì)應(yīng)于64字節(jié)行中的每一者。所以，在此實(shí)例中，13位的標(biāo)記信息可以存儲(chǔ)在字段E1-E15中的每一者中，對(duì)應(yīng)于行L1-L15。
[0037]繼續(xù)參看圖2，這樣存儲(chǔ)在字段E1-E15中的標(biāo)記將確保所有對(duì)應(yīng)于頁(yè)202中的行L1-L15的標(biāo)記包含在頁(yè)202內(nèi)。如現(xiàn)在將看到，這樣將相同頁(yè)內(nèi)的標(biāo)記組織成對(duì)應(yīng)數(shù)據(jù)，有利地改善了在頁(yè)202被配置成高速緩存時(shí)對(duì)于所請(qǐng)求的數(shù)據(jù)的存取及搜索速度。
[0038]在示范性實(shí)施例中，當(dāng)數(shù)據(jù)請(qǐng)求是針對(duì)DRAM系統(tǒng)200的頁(yè)202時(shí)，首先打開頁(yè)202進(jìn)行檢查。接下來，存取行L0，并且分析包含字段E1-E15中的標(biāo)記的元數(shù)據(jù)。如果在字段E1-E15中的標(biāo)記中的一者中存在命中，那么將確定對(duì)應(yīng)于引起命中的標(biāo)記的行L1-L15是包括所請(qǐng)求的數(shù)據(jù)的行。舉例來說，可接著在讀取操作中讀出包括所請(qǐng)求的數(shù)據(jù)的數(shù)據(jù)行。另一方面，如果在字段E1-E15中存儲(chǔ)的標(biāo)記中的任一者中不存在命中，那么可以快速確定頁(yè)202不包括所請(qǐng)求的數(shù)據(jù)，并且可以迅速地關(guān)閉頁(yè)202?；蛘?，如果在高速緩存中不存在所請(qǐng)求的數(shù)據(jù)，并且所請(qǐng)求的數(shù)據(jù)將導(dǎo)致未命中，從而引起數(shù)據(jù)隨后被放置在高速緩存中，那么適當(dāng)?shù)捻?yè)被打開以用于新行，并且還用于因?yàn)槲疵卸部赡苄枰粚懟氐娜魏伪皇栈氐男小Ｒ驗(yàn)樵谑痉缎詫?shí)施例中每一頁(yè)是作為一個(gè)集合被處理，所以一旦確定頁(yè)202不包括所請(qǐng)求的數(shù)據(jù)并且頁(yè)202關(guān)閉，就可以確定在DRAM系統(tǒng)200中不存在所請(qǐng)求的數(shù)據(jù)。此后，實(shí)施例可以接著起始對(duì)主存儲(chǔ)器的存取以便為數(shù)據(jù)請(qǐng)求服務(wù)。因而，應(yīng)了解，通過在相同頁(yè)中配置數(shù)據(jù)及對(duì)應(yīng)標(biāo)記，就不需要在存取所存儲(chǔ)數(shù)據(jù)之前對(duì)標(biāo)記數(shù)據(jù)庫(kù)進(jìn)行單獨(dú)的簡(jiǎn)并存取，因而改善了存取速度及能效。
[0039]現(xiàn)在將描述在示范性實(shí)施例中對(duì)于元數(shù)據(jù)組織的幾個(gè)優(yōu)化，以便進(jìn)一步改善速度及效率。存儲(chǔ)器存取可以在處理系統(tǒng)中被管線化，從而使得一個(gè)存儲(chǔ)器存取操作可以分解為幾個(gè)步驟，每一步驟在系統(tǒng)時(shí)鐘的單個(gè)循環(huán)中執(zhí)行。這些步驟可以表達(dá)為“差拍”，其中存儲(chǔ)器操作的第一差拍可以在第一時(shí)鐘循環(huán)中執(zhí)行，第二差拍可以在接下來的時(shí)鐘循環(huán)中執(zhí)行，依此類推。所述元數(shù)據(jù)可以經(jīng)過組織，從而使得更多關(guān)鍵信息可以在頭幾個(gè)差拍期間使用。這種組織可以使得能夠迅速確定已被打開以用于檢查的特定頁(yè)的有用性。
[0040]舉例來說，在一個(gè)實(shí)施例中，13位標(biāo)記的最低有效的8個(gè)位可以用使得在頁(yè)202打開之后在第一差拍中可供使用的方式放置在字段E1-E15中。標(biāo)記的這些最低有效的8個(gè)位提供了對(duì)于頁(yè)202內(nèi)的所請(qǐng)求數(shù)據(jù)的命中或未命中的似然性的非常良好的估計(jì)。在字段E1-E15中的標(biāo)記中僅有一者在最低有效的8個(gè)位中呈現(xiàn)命中的情況下，可以確定命中虛假的可能性較低(如果另一方面，呈現(xiàn)多個(gè)命中，那么很可能最低有效的8個(gè)位可能不足以準(zhǔn)確地確定所請(qǐng)求的數(shù)據(jù)在頁(yè)202中的存在)。所以，如果在第一差拍中確定了單個(gè)命中，那么可以針對(duì)對(duì)應(yīng)數(shù)據(jù)發(fā)出及早提取請(qǐng)求。
[0041]此后，可以在第二差拍中存取標(biāo)記的其余位，并且結(jié)合在第一差拍中存取的標(biāo)記的最低有效的8個(gè)位研究這些其余位?？梢越又治鐾暾麡?biāo)記以確定命中或未命中，并且可以相應(yīng)地采取行動(dòng)。舉例來說，如果在第二差拍中確定第一差拍中的命中指示是虛假的，那么可以放棄任何已發(fā)布的及早提取請(qǐng)求?；蛘撸绻诘诙钆闹写_定或確認(rèn)了命中，那么可以分別起始或持續(xù)提取請(qǐng)求。第一及第二差拍中的未命中指示可以觸發(fā)搜索過程進(jìn)行到DRAM系統(tǒng)200內(nèi)的不同頁(yè)。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到在不脫離示范性實(shí)施例的范圍的情況下如上文所描述在類似行上的各種替代的實(shí)施方案。
[0042]其它優(yōu)化可包含將ECC位放置在字段E1-E15中，從而使得在關(guān)鍵標(biāo)記信息之后的后來差拍中可以存取這些ECC位。這是因?yàn)?，ECC位對(duì)于快速確定所請(qǐng)求數(shù)據(jù)在頁(yè)202中的存在可能是無(wú)關(guān)的。在某些實(shí)施例中，還可以針對(duì)元數(shù)據(jù)自身確定ECC位(并且，舉例來說，在字段EO中加以存儲(chǔ))。如果這些ECC位揭示可能已經(jīng)在標(biāo)記中出現(xiàn)錯(cuò)誤，那么先前在較早差拍中對(duì)命中/未命中的確定可能需要適當(dāng)?shù)丶右孕抻?。在基于速度與功率要求之間的可接受的折中的實(shí)施例中，可以合適地計(jì)量基于較早差拍中的命中/未命中確定的對(duì)于數(shù)據(jù)的推測(cè)性提取，因?yàn)橥茰y(cè)性提取可以在預(yù)測(cè)錯(cuò)誤的情況下以大量耗電為代價(jià)改善速度。[0043]現(xiàn)在參看圖3，展示了用于基于元數(shù)據(jù)的優(yōu)化組織處理對(duì)于頁(yè)202的數(shù)據(jù)請(qǐng)求的示范性時(shí)間線。如圖所示，在時(shí)間302，發(fā)出打開頁(yè)202以進(jìn)行檢查的命令。在時(shí)間304，從頁(yè)202的行LO請(qǐng)求來自字段E1-E15的標(biāo)記以用于檢查。在時(shí)間306，使得標(biāo)記的最低有效的8個(gè)位可供使用(第一差拍)。在時(shí)間308，使得標(biāo)記的其余的位及任何其它的元數(shù)據(jù)可以從頁(yè)202獲得(第二差拍)?？梢曰跈z索到的標(biāo)記位在第一和/或第二差拍中執(zhí)行命中/未命中確定。假設(shè)已在檢索到的標(biāo)記中的一者中認(rèn)識(shí)到非虛假命中，那么通過搜索過程產(chǎn)生來自對(duì)應(yīng)行的請(qǐng)求，所述搜索過程在時(shí)間310到達(dá)頁(yè)202。在時(shí)間312及314，可以在部分I及2中從字段E0-E15檢索11個(gè)ECC位(舉例來說，在第三及第四差拍期間)。假設(shè)ECC位指示在來自已經(jīng)在第一及第二差拍期間引起命中的行的所請(qǐng)求數(shù)據(jù)中不存在錯(cuò)誤，那么在時(shí)間316-322在四個(gè)差拍中檢索數(shù)據(jù)(64個(gè)字節(jié))。因而，可以執(zhí)行處理對(duì)于頁(yè)202的搜索請(qǐng)求的管線化執(zhí)行，這在示范性實(shí)施例中有利地利用對(duì)于元數(shù)據(jù)的優(yōu)化組織。
[0044]在某些實(shí)施例中可以包含其它的有益的特征。舉例來說，實(shí)施例可以從在與對(duì)應(yīng)數(shù)據(jù)相同的頁(yè)中保持元數(shù)據(jù)得出其它的優(yōu)點(diǎn)，如現(xiàn)在將描述。常規(guī)編索引方案依賴于最低有效位來形成標(biāo)記，從而使得連續(xù)尋址的行用集合關(guān)聯(lián)性高速緩存結(jié)構(gòu)組織成連續(xù)集合。將這些常規(guī)編索引原理擴(kuò)展到示范性實(shí)施例，將意味著可能需要在連續(xù)尋址的行上的連續(xù)未命中時(shí)打開新頁(yè)，因?yàn)槊恳豁?yè)已配置為一個(gè)集合。為了將與這些連續(xù)未命中相關(guān)聯(lián)的負(fù)面影響減到最小，實(shí)施例可以利用標(biāo)記的中間位來用于編索引，與最低有效位形成對(duì)比。因而，將確保連續(xù)尋址的行上的未命中可以落在相同DRAM頁(yè)內(nèi)，并且不需要連續(xù)打開多個(gè)DRAM 頁(yè)。
[0045]作為說明性實(shí)例，在示范性實(shí)施例中標(biāo)記的13個(gè)位中的最低有效的6個(gè)位可用于在64字節(jié)行中尋址各個(gè)字節(jié)。因此，代替像在常規(guī)技術(shù)中那樣使用最低有效位，在示范性實(shí)施例中可以使用位置8-29中的較高階位編索引，這將有利于使連續(xù)尋址的行屬于所述集合，由此使得連續(xù)尋址行上的未命中落在相同DRAM頁(yè)內(nèi)。雖然DRAM頁(yè)高速緩存內(nèi)的行的這種組織可能會(huì)增加一頁(yè)中的各個(gè)行之間的沖突壓力，但是這些組織將有利地改善等待時(shí)間。如將認(rèn)識(shí)到，頁(yè)202中的16個(gè)行已經(jīng)經(jīng)配置以形成15通道的高速緩存(行L1-L15 ；行LO用于元數(shù)據(jù))。
[0046]基于在字段E0-E15中可用的未使用的元數(shù)據(jù)空間，在示范性實(shí)施例中可以包含其它有利方面。如已關(guān)于頁(yè)202所描述，字段E0-E15中的每一者包括32個(gè)位。ECC位占據(jù)11個(gè)位，并且包含狀態(tài)位(表示有效/臟/鎖定狀態(tài))的標(biāo)記信息占據(jù)13+3= 16個(gè)位。這使得元數(shù)據(jù)字段中有5個(gè)位的未使用的空間。如先前描述，目錄信息及其它高速緩存相干性相關(guān)信息可以存儲(chǔ)在其余的5位元數(shù)據(jù)中。此外，在元數(shù)據(jù)字段中還可引入“有效”、“臟”及“鎖定”位。有效及臟位可以輔助追蹤及替換過時(shí)/修改的高速緩存行。有時(shí)，通過將相關(guān)DRAM高速緩存行指明為無(wú)效及鎖定，可以恢復(fù)不良部分。還可在元數(shù)據(jù)字段中引入其它信息，例如用于促進(jìn)更有效的替換策略或預(yù)取技術(shù)的信息。基于本文中提供的示范性描述，可在元數(shù)據(jù)字段中包含各種其它形式的智能，并且所屬領(lǐng)域的技術(shù)人員將能夠認(rèn)識(shí)到合適的元數(shù)據(jù)配置。
[0047]另外，示范性實(shí)施例還可經(jīng)配置以分別高速緩存元數(shù)據(jù)，從而使得可以快速檢索與對(duì)應(yīng)于所高速緩存的元數(shù)據(jù)的常常存取的高速緩存行有關(guān)的信息。實(shí)施方案可能涉及用于高速緩存這些元數(shù)據(jù)的單獨(dú)的高速緩存結(jié)構(gòu)，或者，這種高速緩存可以在例如DRAM系統(tǒng)200等DRAM系統(tǒng)的一個(gè)或一個(gè)以上頁(yè)中執(zhí)行。作為進(jìn)一步的優(yōu)化，基于對(duì)存儲(chǔ)器系統(tǒng)執(zhí)行的應(yīng)用的性質(zhì)，在已知打開頁(yè)中的對(duì)應(yīng)高速緩存行具有未來存取的高似然性時(shí)，可以僅高速緩存與當(dāng)前已知打開的頁(yè)有關(guān)的元數(shù)據(jù)。
[0048]通過示范性實(shí)施例的以上揭示，將看到一種基于頁(yè)的存儲(chǔ)器裝置(例如圖2中的DRAM系統(tǒng)200等)可以經(jīng)配置以使得存儲(chǔ)器裝置的每一頁(yè)(例如頁(yè)202等)可以分成第一部分(舉例來說，行L1-L15)及第二部分(例如，行LO等)，從而使得第一部分包括數(shù)據(jù)，并且第二部分包括對(duì)應(yīng)于第一部分中的數(shù)據(jù)的元數(shù)據(jù)。
[0049]還將了解，實(shí)施例包含用于執(zhí)行本文揭示的過程、功能及/或算法的各種方法。舉例來說，如圖4中所圖解說明，實(shí)施例可包含一種使用不具有專用元數(shù)據(jù)的基于頁(yè)的存儲(chǔ)器裝置作為高速緩存的方法，包括:從存儲(chǔ)器裝置的頁(yè)(例如，圖2的頁(yè)200)的元數(shù)據(jù)部分(例如，圖2的第二部分202)讀取元數(shù)據(jù)(例如，可包含地址標(biāo)記或ECC位的字段E0-E15，如圖2中所圖解說明)(框402);以及基于元數(shù)據(jù)確定所述頁(yè)的特性(舉例來說，基于包括地址標(biāo)記的元數(shù)據(jù)確定是否存在期望的信息，或基于包括ECC位的元數(shù)據(jù)確定在頁(yè)中存在的數(shù)據(jù)中是否檢測(cè)到錯(cuò)誤一框404)?；诖_定特性的結(jié)果，所述方法可以任選地包含采取進(jìn)一步的行動(dòng)，例如，在于頁(yè)中存在期望的信息的情況下讀取所述期望的信息，或者校正可能已經(jīng)檢測(cè)到的錯(cuò)誤(未圖示)。
[0050]此外，應(yīng)了解，可以由主裝置(例如處理核心等)通過寬輸入/輸出接口、硅穿孔(TSV)接口或堆疊接口存取例如DRAM系統(tǒng)200等低功率堆疊DRAM。
[0051]所屬領(lǐng)域的技術(shù)人員將了解，可使用多種不同技術(shù)及技藝中的任一者來表示信息及信號(hào)。舉例來說，可由電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子或其任何組合來表示在以上描述中始終參考的數(shù)據(jù)、指令、命令、信息、信號(hào)、位、符號(hào)及碼片。
[0052]此外，所屬領(lǐng)域的技術(shù)人員將了解，結(jié)合本文中所揭示的實(shí)施例而描述的各種說明性邏輯塊、模塊、電路及算法步驟可實(shí)施為電子硬件、計(jì)算機(jī)軟件或兩者的組合。為清楚說明硬件與軟件的此互換性，上文已大致關(guān)于其功能性而描述了各種說明性組件、塊、模塊、電路及步驟。所述功能性是實(shí)施為硬件還是軟件取決于特定應(yīng)用及施加于整個(gè)系統(tǒng)的設(shè)計(jì)約束。所屬領(lǐng)域的技術(shù)人員可針對(duì)每一特定應(yīng)用以不同方式來實(shí)施所描述的功能性，但所述實(shí)施方案決策不應(yīng)被解釋為會(huì)導(dǎo)致脫離本發(fā)明的范圍。
[0053]結(jié)合本文中所揭示的實(shí)施例而描述的方法、序列及/或算法可直接體現(xiàn)于硬件中、由處理器執(zhí)行的軟件模塊中或兩者的組合中。軟件模塊可駐存在RAM存儲(chǔ)器、快閃存儲(chǔ)器、ROM存儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、寄存器、硬盤、可裝卸磁盤、CD-ROM，或此項(xiàng)技術(shù)中已知的任何其它形式的存儲(chǔ)媒體中。示范性存儲(chǔ)媒體耦合到處理器，使得處理器可從存儲(chǔ)媒體讀取信息并將信息寫入到存儲(chǔ)媒體。在替代方案中，存儲(chǔ)媒體可與處理器成一體式。
[0054]所以，本發(fā)明的一實(shí)施例可包含一種體現(xiàn)用于配置存儲(chǔ)器裝置以用作高速緩存的方法的計(jì)算機(jī)可讀媒體。所以，本發(fā)明并不限于所說明的實(shí)例且用于執(zhí)行本文中所描述的功能性的任何裝置均包含在本發(fā)明的實(shí)施例中。
[0055]雖然前文的揭示內(nèi)容展示了本發(fā)明的說明性實(shí)施例，但應(yīng)注意，在不脫離如所附權(quán)利要求書所界定的本發(fā)明的范圍的情況下，可在本文中進(jìn)行各種變化及修改。無(wú)需以任何特定次序來執(zhí)行根據(jù)本文中所述的本發(fā)明的實(shí)施例的方法權(quán)利要求項(xiàng)的功能、步驟及/或動(dòng)作。此外，盡管可能是用單數(shù)形式描述或主張本發(fā)明的元件，但除非明確陳述限于單數(shù)，否則也涵蓋復(fù)數(shù)。
【權(quán)利要求】
1.一種不具有預(yù)先存在的專用元數(shù)據(jù)的存儲(chǔ)器裝置，其包括: 基于頁(yè)的存儲(chǔ)器，其中每一頁(yè)分成第一部分及第二部分，從而使得所述第一部分包括數(shù)據(jù)，并且所述第二部分包括對(duì)應(yīng)于所述第一部分中的所述數(shù)據(jù)的元數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中所述元數(shù)據(jù)僅對(duì)應(yīng)于相同頁(yè)中的數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中所述元數(shù)據(jù)包括ECC信息。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中所述元數(shù)據(jù)包括地址標(biāo)記信息。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中所述元數(shù)據(jù)包括目錄信息、存儲(chǔ)器相干性信息或臟/有效/鎖定信息中的至少一者。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器裝置經(jīng)配置為高速緩存。
7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器裝置通過寬輸入/輸出接口、硅穿孔TSV接口或堆疊接口中的至少一者耦合到主裝置。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器裝置是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM裝置。
9.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其集成在至少一個(gè)半導(dǎo)體裸片中。
10.一種配置不具有預(yù)先存在的專用元數(shù)據(jù)的基于頁(yè)的存儲(chǔ)器裝置的方法，所述方法包括: 從所述存儲(chǔ)器裝置的頁(yè)的元數(shù)據(jù)部分讀取元數(shù)據(jù)；以及 基于所述元數(shù)據(jù)確定所述頁(yè)的特性。
11.根據(jù)權(quán)利要求10所述的方法，其中確定所述特性包括確定所述頁(yè)中是否存在期望的信息。
12.根據(jù)權(quán)利要求11所述的方法，其進(jìn)一步包括在所述頁(yè)中存在所述期望的信息的情況下從所述存儲(chǔ)器裝置讀取所述期望的信息。
13.根據(jù)權(quán)利要求11所述的方法，其進(jìn)一步包括在所述頁(yè)中不存在所述期望的信息的情況下采取預(yù)定動(dòng)作。
14.根據(jù)權(quán)利要求11所述的方法，其進(jìn)一步包括基于所述元數(shù)據(jù)在所述期望的信息中檢測(cè)錯(cuò)誤。
15.根據(jù)權(quán)利要求11所述的方法，其中所述元數(shù)據(jù)包括地址標(biāo)記。
16.根據(jù)權(quán)利要求15所述的方法，其中地址的中間位用于確定要打開的頁(yè)。
17.根據(jù)權(quán)利要求16所述的方法，其中所述地址的最低有效位用作標(biāo)記的一部分。
18.根據(jù)權(quán)利要求17所述的方法，其包括讀取所述標(biāo)記的一部分以及基于所述標(biāo)記的所述部分采取預(yù)定動(dòng)作。
19.根據(jù)權(quán)利要求10所述的方法，其中所述基于頁(yè)的存儲(chǔ)器裝置是高速緩沖存儲(chǔ)器裝置。
20.根據(jù)權(quán)利要求19所述的方法，其包括在單獨(dú)的高速緩存中存儲(chǔ)所述元數(shù)據(jù)。
21.根據(jù)權(quán)利要求20所述的方法，其中僅用于打開頁(yè)的元數(shù)據(jù)存儲(chǔ)在所述單獨(dú)的高速緩存中。
22.根據(jù)權(quán)利要求10所述的方法，其中 所述元數(shù)據(jù)包括與所述頁(yè)的數(shù)據(jù)部分中的數(shù)據(jù)有關(guān)的錯(cuò)誤校正碼ECC ;且 確定所述特性包括確定所述數(shù)據(jù)中是否存在錯(cuò)誤。
23.—種存儲(chǔ)器系統(tǒng),其包括: 不具有預(yù)先存在的元數(shù)據(jù)的基于頁(yè)的存儲(chǔ)器裝置，其中所述存儲(chǔ)器裝置的頁(yè)包括第一存儲(chǔ)裝置及第二存儲(chǔ)裝置； 存儲(chǔ)在所述第一存儲(chǔ)裝置中的元數(shù)據(jù)；以及 存儲(chǔ)在所述第二存儲(chǔ)裝置中的元數(shù)據(jù)，其中所述第一存儲(chǔ)裝置中的所述元數(shù)據(jù)與所述第二存儲(chǔ)裝置中的所述數(shù)據(jù)相關(guān)聯(lián)。
24.一種包括代碼的非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體，所述代碼在由處理器執(zhí)行時(shí)致使所述處理器執(zhí)行用于配置不具有預(yù)先存在的專用元數(shù)據(jù)的基于頁(yè)的存儲(chǔ)器裝置的操作，所述非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體包括: 用于從所述存儲(chǔ)器裝置的頁(yè)的元數(shù)據(jù)部分讀取元數(shù)據(jù)的代碼；以及 用于基于所述元數(shù)據(jù)確定所述頁(yè)的特性的代碼。
25.根據(jù)權(quán)利要求23所述的非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體，其中所述用于確定所述特性的代碼包括用于確定所述頁(yè)中是否存在期望的信息的代碼。
26.根據(jù)權(quán)利要求24所述的非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體，其進(jìn)一步包括用于在所述頁(yè)中存在所述期望的信息的情況下從所述頁(yè)讀取所述期望的信息的代碼。
27.根據(jù)權(quán)利要求23所述的非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體，其中所述元數(shù)據(jù)包括與所述頁(yè)的數(shù)據(jù)部分中的數(shù)據(jù) 有關(guān)的錯(cuò)誤校正碼ECC ;并且用于確定所述特性的代碼包括用于確定所述數(shù)據(jù)中是否存在 錯(cuò)誤的代碼。
【文檔編號(hào)】G06F11/10GK103597450SQ201280028192
【公開日】2014年2月19日 申請(qǐng)日期:2012年5月21日 優(yōu)先權(quán)日:2011年5月20日
【發(fā)明者】埃里克·詹姆斯·普隆迪克, 盧西恩·科德雷斯庫(kù), 威廉·C·安德森 申請(qǐng)人:高通股份有限公司