專(zhuān)利名稱(chēng)：基于二級(jí)流水線(xiàn)adc的動(dòng)態(tài)參數(shù)采集與存儲(chǔ)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于二級(jí)流水線(xiàn)ADC的動(dòng)態(tài)參數(shù)采集與存儲(chǔ)的方法。
背景技術(shù)：
在一般的參數(shù)采集過(guò)程中，為了盡可能的提高采集速率，所用到的ADC均為二級(jí)流水線(xiàn)結(jié)構(gòu)。根據(jù)二級(jí)流水線(xiàn)ADC的結(jié)構(gòu)可知，模擬信號(hào)自模擬輸入端進(jìn)入ADC后經(jīng)過(guò)ADC 轉(zhuǎn)換信號(hào)觸發(fā)，由二級(jí)流水線(xiàn)結(jié)構(gòu)的ADC對(duì)其進(jìn)行數(shù)模轉(zhuǎn)換。首先轉(zhuǎn)換得到數(shù)據(jù)的高位部分。在高位數(shù)據(jù)轉(zhuǎn)換完成之后，由ADC內(nèi)部的減法器對(duì)采樣電壓和轉(zhuǎn)換后的高位數(shù)據(jù)電壓進(jìn)行相減，得到用于轉(zhuǎn)換數(shù)據(jù)低位部分的電壓。而此時(shí)，ADC可接收轉(zhuǎn)換信號(hào)，進(jìn)行下一次采樣。如果ADC以最快速率工作，第一次轉(zhuǎn)換信號(hào)采集的模擬輸入所對(duì)應(yīng)的轉(zhuǎn)換結(jié)束信號(hào)和數(shù)據(jù)輸出，會(huì)延遲到第三次轉(zhuǎn)換信號(hào)的時(shí)刻有效。如果采樣速率為最快速率的一半，這個(gè)有效時(shí)刻會(huì)延遲到第二次轉(zhuǎn)換信號(hào)。同理，假如速率足夠低，轉(zhuǎn)換結(jié)束信號(hào)和數(shù)據(jù)輸出會(huì)在下一次轉(zhuǎn)換信號(hào)之前就有效。這就導(dǎo)致了不同采樣速率下，數(shù)據(jù)輸出和模擬輸入出現(xiàn)不對(duì)應(yīng)的情況。不同的采集速率，轉(zhuǎn)換信號(hào)對(duì)應(yīng)的轉(zhuǎn)換結(jié)束信號(hào)和輸出數(shù)據(jù)有效時(shí)刻不同。參見(jiàn)附圖1所示，如果通道的選擇信號(hào)由存儲(chǔ)器的地址低兩位決定，在不進(jìn)行地址處理的情況下，會(huì)導(dǎo)致在最快采集速率下，數(shù)據(jù)存入會(huì)延遲兩個(gè)地址。而在最快速率的一半的采集速率下，數(shù)據(jù)存入會(huì)延遲一個(gè)地址，只有在采集速率足夠低時(shí)，數(shù)據(jù)才能正確的存入對(duì)應(yīng)的地址。因此，不同采集速率下，各個(gè)通道的數(shù)據(jù)提取方式是不一樣的，需要針對(duì)不同的速率采用不同的方式提取。如果在整個(gè)采集過(guò)程中速率發(fā)生變化，還需要后期根據(jù)數(shù)據(jù)特征以配合采集速率綜合分析，才能從存儲(chǔ)器中取出各個(gè)通道的完整數(shù)據(jù)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種能夠快速、正確的將數(shù)據(jù)存入其對(duì)應(yīng)的存儲(chǔ)器地址的基于二級(jí)流水線(xiàn)ADC的動(dòng)態(tài)參數(shù)采集與存儲(chǔ)的方法。為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案是
一種基于二級(jí)流水線(xiàn)ADC的動(dòng)態(tài)參數(shù)采集與存儲(chǔ)的方法，包括如下步驟
(1)所述的二級(jí)流水線(xiàn)ADC采樣并轉(zhuǎn)換得到數(shù)據(jù)，
(2)所述的數(shù)據(jù)存入存儲(chǔ)器中，
所述的二級(jí)流水線(xiàn)ADC采樣并轉(zhuǎn)換得到數(shù)據(jù)與所述的數(shù)據(jù)存入存儲(chǔ)器之間設(shè)置地址處理環(huán)節(jié)，所述的地址處理環(huán)節(jié)包括第一緩存模塊，用于緩存地址， 第二緩存模塊，用于緩存地址， 地址緩存模塊，用于緩存所述的存儲(chǔ)器的寫(xiě)入地址，
讀指針模塊，決定所述的地址讀入所述的第一緩存模塊或所述的第二緩存模塊中，輸入控制模塊，根據(jù)所述的二級(jí)流水線(xiàn)ADC的轉(zhuǎn)換信號(hào)控制所述的讀指針模塊， 寫(xiě)指針模塊，決定所述的第一緩存模塊或所述的第二緩存模塊中的地址寫(xiě)入所述的地址緩存模塊中，
輸出控制模塊，根據(jù)所述的二級(jí)流水線(xiàn)ADC的轉(zhuǎn)換結(jié)束信號(hào)控制所述的寫(xiě)指針模塊； 所述的二級(jí)流水線(xiàn)ADC接收所述的轉(zhuǎn)換信號(hào)進(jìn)行采樣并轉(zhuǎn)換為第一數(shù)據(jù)，所述的輸入控制模塊根據(jù)所述的轉(zhuǎn)換信號(hào)控制所述的讀指針模塊將第一地址寫(xiě)入所述的第一緩存模塊中，所述的第一地址推進(jìn)為第二地址，所述的二級(jí)流水線(xiàn)ADC接收所述的轉(zhuǎn)換信號(hào)進(jìn)行采樣并轉(zhuǎn)換為第二數(shù)據(jù)，所述的輸入控制模塊根據(jù)所述的轉(zhuǎn)換信號(hào)控制所述的讀指針模塊將第二地址寫(xiě)入所述的第二緩存模塊中，所述的第二地址繼續(xù)推進(jìn)，所述的地址在所述的第一緩存模塊、所述的第二緩存模塊之間交替存儲(chǔ)；
所述的輸出控制模塊根據(jù)所述的第一數(shù)據(jù)的轉(zhuǎn)換結(jié)束信號(hào)控制所述的寫(xiě)指針模塊將第一緩存模塊中的第一地址寫(xiě)入所述的地址緩存模塊中成為所述的存儲(chǔ)器的第一寫(xiě)入地址，所述的第一數(shù)據(jù)與所述的第一寫(xiě)入地址相對(duì)應(yīng)地存入所述的存儲(chǔ)器中，所述的輸出控制模塊根據(jù)所述的第二數(shù)據(jù)的轉(zhuǎn)換結(jié)束信號(hào)控制所述的寫(xiě)指針模塊將第二緩存模塊中的第二地址寫(xiě)入所述的地址緩存模塊中成為所述的存儲(chǔ)器的第二寫(xiě)入地址，所述的第二數(shù)據(jù)與所述的第二寫(xiě)入地址相對(duì)應(yīng)地存入所述的存儲(chǔ)器中，所述的寫(xiě)入地址交替的由所述的第一緩存模塊、所述的第二緩存模塊寫(xiě)入所述的地址緩存模塊中，并與轉(zhuǎn)換后的數(shù)據(jù)相一一對(duì)應(yīng)的存入所述的存儲(chǔ)器中。優(yōu)選的，所述的二級(jí)流水線(xiàn)ADC通過(guò)通道選擇器選擇通道輸入給所述的二級(jí)流水線(xiàn)ADC的模擬輸入端。優(yōu)選的，所述的地址的低兩位用作所述的通道選擇器的通道選擇信號(hào)。優(yōu)選的，所述的通道選擇器具有四個(gè)所述的通道。由于上述技術(shù)方案運(yùn)用，本發(fā)明與現(xiàn)有技術(shù)相比具有下列優(yōu)點(diǎn)
1、由于本發(fā)明采用了地址處理環(huán)節(jié)，可以將二級(jí)流水線(xiàn)ADC轉(zhuǎn)換的數(shù)據(jù)快速、準(zhǔn)確的存入其所對(duì)應(yīng)的存儲(chǔ)器地址中，便于后期進(jìn)行數(shù)據(jù)處理和分析；
2、由于本發(fā)明采用了地址處理環(huán)節(jié)，在采樣速率變化的情況下，仍能將數(shù)據(jù)準(zhǔn)確存入正確的存儲(chǔ)器地址中，避免了后期處理的麻煩。


附圖1為現(xiàn)有的參數(shù)采集與存儲(chǔ)的方法的電路結(jié)構(gòu)圖。附圖2為本發(fā)明的參數(shù)采集與存儲(chǔ)的方法的電路結(jié)構(gòu)圖。附圖3為本發(fā)明的參數(shù)采集與存儲(chǔ)的方法的信號(hào)傳輸過(guò)程示意圖。
具體實(shí)施例方式下面結(jié)合附圖所示的實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述。實(shí)施例一參見(jiàn)附圖2和附圖3所示。一種基于二級(jí)流水線(xiàn)ADC的動(dòng)態(tài)參數(shù)采集與存儲(chǔ)的方法，其實(shí)現(xiàn)電路包括 二級(jí)流水線(xiàn)ADC，將采樣模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；
通道選擇器，選擇通道輸入給二級(jí)流水線(xiàn)ADC的模擬輸入端；當(dāng)前的地址的低兩位用作通道選擇器的通道選擇信號(hào)，通道選擇器具有四個(gè)通道，分別為AIN0、AIN1、AIN2、AIN3 ； 存儲(chǔ)器MEMORY，用于存儲(chǔ)地址及數(shù)據(jù)； 第一緩存模塊BUF0，用于緩存地址， 第二緩存模塊BUF1，用于緩存地址，
地址緩存模塊ADDR BUF，用于緩存存儲(chǔ)器MEMORY的寫(xiě)入地址， 讀指針模塊RP，決定地址讀入第一緩存模塊BUFO或第二緩存模塊BUFl中， 輸入控制模塊INPUT CONTROL，根據(jù)二級(jí)流水線(xiàn)ADC的轉(zhuǎn)換信號(hào)控制讀指針模塊RP， 寫(xiě)指針模塊WP，決定第一緩存模塊BUFO或第二緩存模塊BUFl中的地址寫(xiě)入地址緩存模塊ADDR BUF中，
輸出控制模塊OUTPUT CONTROL，根據(jù)二級(jí)流水線(xiàn)ADC的轉(zhuǎn)換結(jié)束信號(hào)控制寫(xiě)指針模塊WP。上述基于二級(jí)流水線(xiàn)ADC的動(dòng)態(tài)參數(shù)采集與存儲(chǔ)的方法是這樣實(shí)現(xiàn)的
當(dāng)前地址的低兩位用做通道選擇信號(hào)，用于控制通道選擇器選擇ΑΙΝ0，AIN1, AIN2或 AIN3輸入給ADC的模擬輸入端。模擬信號(hào)自模擬輸入端進(jìn)入ADC后經(jīng)過(guò)ADC轉(zhuǎn)換信號(hào)觸發(fā)，由二級(jí)流水線(xiàn)ADC對(duì)其進(jìn)行數(shù)模轉(zhuǎn)換。地址經(jīng)地址處理環(huán)節(jié)正確的與其所對(duì)應(yīng)的轉(zhuǎn)換后的數(shù)據(jù)存入存儲(chǔ)器MEMORY中。第一地址，即地址0的低兩位選擇通道，二級(jí)流水線(xiàn)ADC接收轉(zhuǎn)換信號(hào)并將采樣模擬輸入信號(hào)轉(zhuǎn)換為第一數(shù)據(jù)，即數(shù)據(jù)0。輸入控制模塊INPUT CONTROL根據(jù)轉(zhuǎn)換信號(hào)控制讀指針模塊RP指向第一緩存模塊BUF0，地址0寫(xiě)入第一緩存模塊BUFO中。第一地址推進(jìn)為第二地址，即地址0推進(jìn)為地址1，地址1的低兩位選擇通道，二級(jí)流水線(xiàn)ADC接收轉(zhuǎn)換信號(hào)進(jìn)行采樣并轉(zhuǎn)換為第二數(shù)據(jù)，即數(shù)據(jù)1，輸入控制模塊INPUT CONTROL根據(jù)轉(zhuǎn)換信號(hào)控制讀指針模塊RP指向第二緩存模塊BUF1，地址1寫(xiě)入第二緩存模塊BUFl中。地址1繼續(xù)推進(jìn)，地址在第一緩存模塊BUF0、第二緩存模塊BUFl之間交替存儲(chǔ)。輸出控制模塊OUTPUT CONTROL根據(jù)二級(jí)流水線(xiàn)ADC的轉(zhuǎn)換結(jié)束信號(hào)控制寫(xiě)指針模塊WP。數(shù)據(jù)0的轉(zhuǎn)換結(jié)束信號(hào)到來(lái)時(shí)，寫(xiě)指針模塊WP先指向第一緩存模塊BUF0，第一緩存模塊BUFO中的地址0寫(xiě)入地址緩存模塊ADDR BUF中，此時(shí)數(shù)據(jù)0轉(zhuǎn)換結(jié)束，數(shù)據(jù)0與地址緩存模塊ADDR BUF中的地址0即可相對(duì)應(yīng)地存入存儲(chǔ)器MEMORY中。數(shù)據(jù)1的轉(zhuǎn)換結(jié)束信號(hào)到來(lái)時(shí)，寫(xiě)指針模塊WP指向第二緩存模塊BUF1，第二緩存模塊BUFl中的地址1寫(xiě)入地址緩存模塊ADDR BUF中，此時(shí)數(shù)據(jù)1轉(zhuǎn)換結(jié)束，數(shù)據(jù)1與地址緩存模塊ADDR BUF中的地址 1即可相對(duì)應(yīng)地存入存儲(chǔ)器MEMORY中。以此類(lèi)推，地址交替的由第一緩存模塊BUF0、第二緩存模塊BUFl寫(xiě)入地址緩存模塊ADDR BUF中，并與轉(zhuǎn)換后的數(shù)據(jù)相一一對(duì)應(yīng)的存入存儲(chǔ)器 MEMORY 中。由于每一個(gè)轉(zhuǎn)換信號(hào)總會(huì)有一個(gè)與其對(duì)應(yīng)的轉(zhuǎn)換結(jié)束信號(hào)，因此，無(wú)論采集速率如何，采用上述地址處理環(huán)節(jié)后，存入存儲(chǔ)器MEMORY中的數(shù)據(jù)與地址均是一一對(duì)應(yīng)的，這樣就實(shí)現(xiàn)了正確的將各通道數(shù)據(jù)寫(xiě)入對(duì)應(yīng)的地址的目的。上述實(shí)施例只為說(shuō)明本發(fā)明的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明精神實(shí)質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種基于二級(jí)流水線(xiàn)ADC的動(dòng)態(tài)參數(shù)采集與存儲(chǔ)的方法，包括如下步驟(1)所述的二級(jí)流水線(xiàn)ADC采樣并轉(zhuǎn)換得到數(shù)據(jù)，(2)所述的數(shù)據(jù)存入存儲(chǔ)器中，其特征在于所述的二級(jí)流水線(xiàn)ADC采樣并轉(zhuǎn)換得到數(shù)據(jù)與所述的數(shù)據(jù)存入存儲(chǔ)器之間設(shè)置地址處理環(huán)節(jié)，所述的地址處理環(huán)節(jié)包括第一緩存模塊，用于緩存地址， 第二緩存模塊，用于緩存地址， 地址緩存模塊，用于緩存所述的存儲(chǔ)器的寫(xiě)入地址，讀指針模塊，決定所述的地址讀入所述的第一緩存模塊或所述的第二緩存模塊中， 輸入控制模塊，根據(jù)所述的二級(jí)流水線(xiàn)ADC的轉(zhuǎn)換信號(hào)控制所述的讀指針模塊， 寫(xiě)指針模塊，決定所述的第一緩存模塊或所述的第二緩存模塊中的地址寫(xiě)入所述的地址緩存模塊中，輸出控制模塊，根據(jù)所述的二級(jí)流水線(xiàn)ADC的轉(zhuǎn)換結(jié)束信號(hào)控制所述的寫(xiě)指針模塊； 所述的二級(jí)流水線(xiàn)ADC接收所述的轉(zhuǎn)換信號(hào)進(jìn)行采樣并轉(zhuǎn)換為第一數(shù)據(jù)，所述的輸入控制模塊根據(jù)所述的轉(zhuǎn)換信號(hào)控制所述的讀指針模塊將第一地址寫(xiě)入所述的第一緩存模塊中，所述的第一地址推進(jìn)為第二地址，所述的二級(jí)流水線(xiàn)ADC接收所述的轉(zhuǎn)換信號(hào)進(jìn)行采樣并轉(zhuǎn)換為第二數(shù)據(jù)，所述的輸入控制模塊根據(jù)所述的轉(zhuǎn)換信號(hào)控制所述的讀指針模塊將第二地址寫(xiě)入所述的第二緩存模塊中，所述的第二地址繼續(xù)推進(jìn)，所述的地址在所述的第一緩存模塊、所述的第二緩存模塊之間交替存儲(chǔ)；所述的輸出控制模塊根據(jù)所述的第一數(shù)據(jù)的轉(zhuǎn)換結(jié)束信號(hào)控制所述的寫(xiě)指針模塊將第一緩存模塊中的第一地址寫(xiě)入所述的地址緩存模塊中成為所述的存儲(chǔ)器的第一寫(xiě)入地址，所述的第一數(shù)據(jù)與所述的第一寫(xiě)入地址相對(duì)應(yīng)地存入所述的存儲(chǔ)器中，所述的輸出控制模塊根據(jù)所述的第二數(shù)據(jù)的轉(zhuǎn)換結(jié)束信號(hào)控制所述的寫(xiě)指針模塊將第二緩存模塊中的第二地址寫(xiě)入所述的地址緩存模塊中成為所述的存儲(chǔ)器的第二寫(xiě)入地址，所述的第二數(shù)據(jù)與所述的第二寫(xiě)入地址相對(duì)應(yīng)地存入所述的存儲(chǔ)器中，所述的寫(xiě)入地址交替的由所述的第一緩存模塊、所述的第二緩存模塊寫(xiě)入所述的地址緩存模塊中，并與轉(zhuǎn)換后的數(shù)據(jù)相一一對(duì)應(yīng)的存入所述的存儲(chǔ)器中。
2.根據(jù)權(quán)利要求1所述的基于二級(jí)流水線(xiàn)ADC的動(dòng)態(tài)參數(shù)采集與存儲(chǔ)的方法，其特征在于所述的二級(jí)流水線(xiàn)ADC通過(guò)通道選擇器選擇通道輸入給所述的二級(jí)流水線(xiàn)ADC的模擬輸入端。
3.根據(jù)權(quán)利要求2所述的基于二級(jí)流水線(xiàn)ADC的動(dòng)態(tài)參數(shù)采集與存儲(chǔ)的方法，其特征在于所述的地址的低兩位用作所述的通道選擇器的通道選擇信號(hào)。
4.根據(jù)權(quán)利要求3所述的基于二級(jí)流水線(xiàn)ADC的動(dòng)態(tài)參數(shù)采集與存儲(chǔ)的方法，其特征在于所述的通道選擇器具有四個(gè)所述的通道。
全文摘要
本發(fā)明涉及一種基于二級(jí)流水線(xiàn)ADC的動(dòng)態(tài)參數(shù)采集與存儲(chǔ)的方法，包括如下步驟(1)二級(jí)流水線(xiàn)ADC采樣并轉(zhuǎn)換得到數(shù)據(jù)；(2)數(shù)據(jù)存入存儲(chǔ)器中；二級(jí)流水線(xiàn)ADC采樣并轉(zhuǎn)換得到數(shù)據(jù)與數(shù)據(jù)存入存儲(chǔ)器之間通過(guò)地址處理環(huán)節(jié)，無(wú)論采樣速率如何，都可使二級(jí)流水線(xiàn)ADC轉(zhuǎn)換的數(shù)據(jù)快速、準(zhǔn)確的存入其所對(duì)應(yīng)的存儲(chǔ)器地址中，便于后期進(jìn)行數(shù)據(jù)處理和分析，避免了后期處理的麻煩。
文檔編號(hào)G06F12/08GK102222048SQ20111014767
公開(kāi)日2011年10月19日 申請(qǐng)日期2011年6月2日 優(yōu)先權(quán)日2011年6月2日
發(fā)明者劉德?tīng)? 武鳳琴, 王麗, 王少軒, 賀克軍, 龍善麗 申請(qǐng)人:中國(guó)兵器工業(yè)集團(tuán)第二一四研究所蘇州研發(fā)中心