一種基于雙采樣率的數(shù)據(jù)采集存儲系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字采集領(lǐng)域，尤其涉及一種基于雙采樣率的數(shù)據(jù)采集存儲系統(tǒng)及方法。
【背景技術(shù)】
[0002]數(shù)據(jù)采集系統(tǒng)通常由前端調(diào)理電路、模/數(shù)轉(zhuǎn)換電路、數(shù)字邏輯控制電路和數(shù)據(jù)存儲器組成。調(diào)理電路負責將輸入信號調(diào)整到適合模/數(shù)電路接收的范圍，模/數(shù)電路負責將輸入的模擬信號進行數(shù)字化，數(shù)字邏輯控制電路負責接收模/數(shù)電路輸出的數(shù)字信號并控制數(shù)據(jù)存儲器將這些信號根據(jù)當前系統(tǒng)需求進行存儲。
[0003]對于上述數(shù)據(jù)采集系統(tǒng)，采樣率和數(shù)據(jù)存儲深度是非常重要的指標。采樣率指數(shù)據(jù)采集系統(tǒng)單位時間內(nèi)對信號進行采樣(模數(shù)轉(zhuǎn)換)的次數(shù)(其單位通常為Sa/s或SPS)，決定著對模擬信號進行數(shù)字化離散的密度(即時間分辨率)。存儲深度指數(shù)據(jù)采集系統(tǒng)所能存儲的最大采樣點容量，在普通恒定采樣率存儲的情況下決定了能夠存儲的波形時間長度。
[0004]在傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)中，僅能夠根據(jù)使用者設(shè)定的恒定采樣速率，將轉(zhuǎn)換后的數(shù)字量數(shù)據(jù)按照一定順序組合存儲至存儲器中。這種存儲方式的好處是結(jié)構(gòu)簡單、易于實現(xiàn)、邏輯資源需求低、存儲帶寬要求低，但其缺點為由于采樣系統(tǒng)的存儲空間是固定的，如果系統(tǒng)工作在高采樣速率則存儲空間將很快溢出，采樣時間較短，但可以獲得較高的時間分辨率，如果工作在低采樣速率下，雖然存儲的采樣時間延長了但由于降低了采樣率，又不能獲得某些想要觀察的波形異常處的細節(jié)(因為采樣率制約)?？傊?，由于采集系統(tǒng)存儲深度的制約，對于傳統(tǒng)的恒定采樣率數(shù)據(jù)存儲方式存在著采樣時間和采樣率的矛盾關(guān)系，兩者不能同時提尚。
[0005]如何在采集系統(tǒng)存儲深度有限的前提下，兼顧采樣率和存儲時間是目前數(shù)據(jù)采集系統(tǒng)需要解決的問題。

【發(fā)明內(nèi)容】

[0006]有鑒于此，本發(fā)明提供了一種基于雙采樣率的數(shù)據(jù)采集存儲系統(tǒng)及方法，以平衡采集系統(tǒng)在采樣時間和采樣率之間的矛盾，提高數(shù)據(jù)采集系統(tǒng)性能。
[0007]本發(fā)明的一種基于雙采樣率的數(shù)據(jù)采集存儲系統(tǒng)，包括前端調(diào)理電路、模/數(shù)轉(zhuǎn)換電路、數(shù)字邏輯控制電路以及數(shù)據(jù)存儲器，其中數(shù)字邏輯控制電路又包括數(shù)據(jù)抽取邏輯模塊、存儲選擇邏輯模塊、存儲控制邏輯模塊以及主控邏輯模塊；
[0008]所述前端調(diào)理電路接受外部輸入的模擬信號，經(jīng)過預(yù)處理后送至模/數(shù)轉(zhuǎn)換電路轉(zhuǎn)換為數(shù)字信號，并定義為高采樣率數(shù)據(jù)；
[0009]所述數(shù)字抽取邏輯模塊根據(jù)用戶設(shè)定的采樣率對從模/數(shù)轉(zhuǎn)換電路接收的數(shù)字信號進行抽取，得到低采樣率數(shù)據(jù)；
[0010]所述主控邏輯模塊監(jiān)測用戶設(shè)置的需要高采樣率存儲的事件是否發(fā)生，如果發(fā)生，即生成切換指令，發(fā)送至存儲選擇邏輯模塊；同時監(jiān)測該高采樣率存儲長度是否滿足要求，當滿足時，生成停止采集指令，發(fā)送至存儲選擇邏輯模塊；
[0011 ] 所述存儲選擇邏輯模塊同時接收所述低采樣率數(shù)據(jù)和高采樣率數(shù)據(jù)，并根據(jù)從主控邏輯模塊接收的指令進行如下操作:當未接收到任何指令時，將所述低采樣率數(shù)據(jù)輸出至存儲控制邏輯模塊；當接收到切換指令時，將所述高采樣率數(shù)據(jù)輸出至存儲控制邏輯模塊；當接收到停止采集指令時，停止向存儲控制邏輯模塊發(fā)送所述高采樣率數(shù)據(jù)，將所述低采樣率數(shù)據(jù)輸入至存儲控制邏輯模塊；
[0012]所述存儲控制邏輯模塊將從存儲選擇邏輯模塊接收到的數(shù)據(jù)輸出至數(shù)據(jù)儲存器進行存儲。
[0013]本發(fā)明的一種基于雙采樣率的數(shù)據(jù)采集存儲方法，具體步驟如下:
[0014]S01、根據(jù)用戶需求設(shè)置數(shù)據(jù)抽取邏輯模塊的采樣率，并按該采樣率對從模/數(shù)轉(zhuǎn)換電路輸出的數(shù)字信號進行抽取，得到低采樣率數(shù)據(jù)；
[0015]S02、控制存儲選擇邏輯模塊同時接收所述低采樣率數(shù)據(jù)和高采樣率數(shù)據(jù)；
[0016]S03、控制存儲選擇邏輯模塊將所述低采樣率數(shù)據(jù)輸出至存儲控制邏輯模塊；控制存儲控制邏輯模塊不斷將接收到的數(shù)據(jù)存儲至數(shù)據(jù)存儲器中；
[0017]S04、主控邏輯模塊實時監(jiān)測數(shù)據(jù)存儲器中的數(shù)據(jù)量是否小于用戶設(shè)置的采樣點數(shù)，若小于則跳轉(zhuǎn)至步驟S05，若大于或等于則跳轉(zhuǎn)至步驟S08 ;
[0018]S05、主控邏輯模塊監(jiān)測用戶設(shè)置的需要高采樣率存儲的事件是否發(fā)生:若事件發(fā)生，跳轉(zhuǎn)至步驟S06，若不發(fā)生則仍保持步驟S05不變；
[0019]S06、控制存儲選擇邏輯模塊將接收到的所述高采樣率數(shù)據(jù)輸出至存儲控制邏輯模塊；
[0020]S07、主控邏輯模塊監(jiān)測高采樣率數(shù)據(jù)的存儲長度是否達到用戶設(shè)置長度:若達到則跳轉(zhuǎn)至步驟S03，若未達到則仍保持步驟S07不變；
[0021 ] S08、控制存儲控制邏輯模塊停止將待數(shù)據(jù)存儲至數(shù)據(jù)存儲器中，本次雙采樣率采集存存儲過程結(jié)束。
[0022]本發(fā)明具有如下有益效果:
[0023](1)采用本發(fā)明的系統(tǒng)和方法可以在盡可能長地延長采樣時間的同時仍能保持對所關(guān)注細節(jié)的高時間分辨率(采樣率高)，能夠平衡采樣時間和采樣率之間的矛盾。
[0024](2)本發(fā)明中的高、低兩種采樣率可以根據(jù)用戶實際需求設(shè)置，采樣率的切換由用戶設(shè)置的觸發(fā)條件決定，自動切換，使得該系統(tǒng)使用方便。
【附圖說明】
[0025]圖1為本發(fā)明數(shù)據(jù)采集系統(tǒng)典型結(jié)構(gòu)框圖；
[0026]圖2為本發(fā)明雙捕獲率采集系統(tǒng)數(shù)據(jù)存儲邏輯結(jié)構(gòu)框圖；
[0027]圖3為本發(fā)明雙捕獲率采集系統(tǒng)數(shù)據(jù)存儲流程框圖。
【具體實施方式】
[0028]下面結(jié)合附圖并舉實施例，對本發(fā)明進行詳細描述。
[0029]有鑒于此，本發(fā)明提供了一種基于雙采樣率的數(shù)據(jù)采集系統(tǒng)，可以讓數(shù)據(jù)采集系統(tǒng)以較低采樣率存儲非敏感波形的走勢，同時還可以根據(jù)用戶所設(shè)置的觸發(fā)條件以高采樣速率存儲觸發(fā)事件發(fā)生前、后、或附近一段時間的波形數(shù)據(jù)。在特定應(yīng)用場景可以有效地緩解采樣率與采樣時間之間的矛盾關(guān)系。
[0030]基于上述目的，本發(fā)明的技術(shù)方案為:高采樣率數(shù)據(jù)流經(jīng)過數(shù)據(jù)抽取邏輯模塊轉(zhuǎn)化為低采樣率數(shù)據(jù)，高采樣率數(shù)據(jù)和低采樣率數(shù)據(jù)流同時接入至存儲選擇邏輯模塊而后經(jīng)由該邏輯選擇其一為待存儲數(shù)據(jù)傳輸至存儲控制邏輯模塊，存儲控制邏輯模塊將待存儲數(shù)據(jù)存儲入數(shù)據(jù)存儲器中完成雙采樣率存儲。
[0031]如附圖1所示，一種基于雙采樣率的數(shù)據(jù)采集存儲系統(tǒng)，包括:前端調(diào)理電路、模/數(shù)轉(zhuǎn)換電路、數(shù)字邏輯控制電路和數(shù)據(jù)存儲器，其中，外部模擬信號輸入至前端調(diào)理電路，再通過模/數(shù)轉(zhuǎn)換電路、數(shù)字邏輯控制電路、存儲至數(shù)據(jù)存儲器中，數(shù)字邏輯控制電路同時連接調(diào)理電路、模/數(shù)轉(zhuǎn)換電路、數(shù)據(jù)存儲器起全局控制作用，同時數(shù)字邏輯控制電路還連接上位機進行數(shù)據(jù)交互。上述控制過程以數(shù)字邏輯的形式運行于數(shù)字邏輯控制電路之中，其邏輯架構(gòu)如圖2所示，數(shù)字邏輯控制電路由數(shù)據(jù)抽取邏輯模塊、存儲選擇邏輯模塊、存儲控制邏輯模塊以及主控邏輯模塊組成。所述主控邏輯模塊用戶設(shè)置的需要高采樣率存儲的事件是否發(fā)生，如果發(fā)生，即生成切換指令，發(fā)送至存儲選擇邏輯模塊；
[0032]所述前端調(diào)理電路接受外部輸入的模擬信號，經(jīng)過預(yù)處理后送至模/數(shù)轉(zhuǎn)換電路轉(zhuǎn)換為數(shù)字信號，并定義為高采樣率數(shù)據(jù)；其中，前端調(diào)理電路的功能是對輸入數(shù)據(jù)采集系統(tǒng)的模擬信號進行放大、縮小、濾波等操作使之能夠以最為合適形式輸入至模/數(shù)轉(zhuǎn)換電路中。