專利名稱：管理具有多個(gè)控制器的便攜式電子設(shè)備中的數(shù)據(jù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及管理包括多個(gè)控制器的便攜式電子設(shè)備中的數(shù)據(jù)的方法。其特別地涉 及管理包括至少一個(gè)具有嵌入式非易失性存儲(chǔ)器的控制器的便攜式電子設(shè)備中的數(shù)據(jù)的 方法。
背景技術(shù)：
便攜式電子設(shè)備可以包括多個(gè)控制器。特別地，便攜式電子設(shè)備可以具有提供特 定特征的兩個(gè)控制器。此類設(shè)備基于雙架構(gòu)(dual architecture).例如，便攜式電子設(shè) 備可以包括符合SD (也稱為kcure Digital )、MMC (也稱為Multi Media Card )或USB (也稱為Universal Serial Bus )標(biāo)準(zhǔn)的智能卡控制器和第二控制器。此類雙架構(gòu)可以在 提供類似于NFC、藍(lán)牙、Zigbee或任何其它非接觸(contactless)信道的射頻通信特征的便 攜式設(shè)備中遇到。雙架構(gòu)的至少一個(gè)控制器常常包括具有有限大小的ROM。專用于此類控制器的軟 件代碼被部分地存儲(chǔ)在其ROM中并部分地存儲(chǔ)在外部非易失性存儲(chǔ)器中。在這種情況下， 非易失性存儲(chǔ)器組件不同于控制器。非易失性存儲(chǔ)器可以是EEPR0M、閃速NOR或閃速NAND 類型。在這種情況下，非易失性存儲(chǔ)器專用于控制器并由控制器來管理。當(dāng)控制器被上電 時(shí)，引導(dǎo)序列(boot sequence)被啟動(dòng)。存儲(chǔ)在ROM中的代碼部分能直接被控制器訪問，然 后補(bǔ)充部分被從非易失性存儲(chǔ)器加載到控制器的RAM。因此，在雙架構(gòu)中，需要兩個(gè)控制器 和兩個(gè)外部非易失性存儲(chǔ)器。對(duì)于雙架構(gòu)設(shè)備而言，非易失性存儲(chǔ)器組件的價(jià)格是不可忽 略的。問題是優(yōu)化具有多個(gè)控制器的便攜式電子設(shè)備的成本。

發(fā)明內(nèi)容
本發(fā)明的目的是解決上述技術(shù)問題。本發(fā)明提供了一種用于允許便攜式電子設(shè)備 在沒有任何外部非易失性存儲(chǔ)器組件的情況下工作的解決方案。本發(fā)明的目的是包括第一和第二控制器的便攜式電子設(shè)備。第一控制器包括第一 微處理器、第一非易失性存儲(chǔ)器和第一接口。第二控制器包括第二微處理器、第二非易失性 存儲(chǔ)器和第二接口。第一和第二接口被鏈接(link)。第二非易失性存儲(chǔ)器包括旨在由第一 微處理器運(yùn)行的第一可執(zhí)行數(shù)據(jù)。第一控制器包括能夠?qū)⒌谝豢蓤?zhí)行數(shù)據(jù)從第二非易失性 存儲(chǔ)器加載到第一控制器的第一裝置。第一控制器包括能夠啟動(dòng)由第一微處理器對(duì)第一可 執(zhí)行數(shù)據(jù)的執(zhí)行的第二裝置。在優(yōu)選實(shí)施例中，第一非易失性存儲(chǔ)器是只讀存儲(chǔ)器。有利地，第一控制器可以包括能夠請(qǐng)求在第二非易失性存儲(chǔ)器中對(duì)第二數(shù)據(jù)的寫 入操作的第三裝置。第二非易失性存儲(chǔ)器可以包括第三數(shù)據(jù)且第一控制器可以包括能夠?qū)⒌谌龜?shù)據(jù) 從第二非易失性存儲(chǔ)器獲取(retrieve)到第一控制器的第四裝置。有利地，第二微處理器可以運(yùn)行旨在通過第一和第二接口來訪問第一控制器的應(yīng)用程序。在優(yōu)選實(shí)施例中，第二控制器是智能卡控制器。有利地，第二接口可以能夠根據(jù)IS0-7816標(biāo)準(zhǔn)或SWP協(xié)議進(jìn)行通信。第一控制器可以包括能夠通過接觸信道進(jìn)行通信的第三接口。第三接口可以能夠 通過SD、MMC或USB協(xié)議進(jìn)行通信?？商鎿Q地，第一控制器可以包括能夠通過非接觸信道、有聲信道(vocal channel) 或視覺信道(visual channel)進(jìn)行通信的第三接口。在另一實(shí)施例中，第一和第二接口可以經(jīng)由接口芯片鏈接。本發(fā)明的另一目的是管理便攜式電子設(shè)備中的數(shù)據(jù)的方法。便攜式電子設(shè)備包括 第一和第二控制器。第一控制器包括第一微處理器和第一非易失性存儲(chǔ)器。第一微處理器 包括第一代碼段。第二控制器包括第二微處理器和第二非易失性存儲(chǔ)器。第二非易失性存 儲(chǔ)器包括第一可執(zhí)行數(shù)據(jù)。所述方法包括以下步驟
a)在第一微處理器中加載并激活第一代碼段，
b)由第一控制器發(fā)送對(duì)從第二非易失性存儲(chǔ)器獲取第一可執(zhí)行數(shù)據(jù)的第一請(qǐng)求，
c)將第一可執(zhí)行數(shù)據(jù)加載到第一控制器中，以及
d)由第一微處理器來執(zhí)行第一可執(zhí)行數(shù)據(jù)。有利地，所述方法可以包括由第一控制器發(fā)送對(duì)在第二非易失性存儲(chǔ)器中寫入第 二數(shù)據(jù)的第二請(qǐng)求的另一步驟。所述方法還可以包括其它步驟
f)由第一控制器發(fā)送對(duì)從第二非易失性存儲(chǔ)器獲取第三數(shù)據(jù)的第三請(qǐng)求，
g)將第三數(shù)據(jù)加載到第一控制器中?？梢酝ㄟ^接口芯片來交換(exchange)所述方法的第一、第二和第三請(qǐng)求。有利地，可以用智能卡類型的第二控制器以及用可以根據(jù)IS0-7816或SWP協(xié)議進(jìn) 行通信的第二接口來執(zhí)行所述方法。


通過參考相應(yīng)附圖閱讀本發(fā)明的許多優(yōu)選實(shí)施例的以下說明，本發(fā)明的其它特征 和優(yōu)點(diǎn)將更清楚地浮現(xiàn)出來，在附圖中
圖1示意性地描繪根據(jù)本發(fā)明的便攜式電子設(shè)備的第一實(shí)施例的示例； 圖2示意性地描繪根據(jù)本發(fā)明的便攜式電子設(shè)備的第二實(shí)施例的示例； 圖3是示出便攜式電子設(shè)備中的控制器的引導(dǎo)序列的流程圖；以及 圖4是示出如何可以由控制器將數(shù)據(jù)管理到另一控制器的存儲(chǔ)器中的流程圖。
具體實(shí)施例方式本發(fā)明適用于包括具有有限存儲(chǔ)器資源的控制器的便攜式電子設(shè)備。特別地，本 發(fā)明在控制器之一不具有可寫入存儲(chǔ)器且僅具有小ROM時(shí)有用。本發(fā)明的優(yōu)點(diǎn)是避免需要專用于便攜式電子設(shè)備的控制器之一的外部非易失性 存儲(chǔ)器組件。根據(jù)本發(fā)明，第一控制器將其對(duì)其自己的嵌入式非易失性存儲(chǔ)器的使用權(quán)(access)提供給便攜式電子設(shè)備中的另一控制器。本發(fā)明可以應(yīng)用于包括至少兩個(gè)控制器的任何類型的便攜式電子設(shè)備。特別地， 本發(fā)明可以應(yīng)用于包括智能卡控制器和另一控制器的便攜式電子設(shè)備。本發(fā)明的優(yōu)點(diǎn)是提供一種用于擴(kuò)展可用于多控制器架構(gòu)設(shè)備中的控制器的存儲(chǔ) 器的方法。擴(kuò)展的存儲(chǔ)器可以用于存儲(chǔ)控制器的引導(dǎo)步驟所需的可執(zhí)行代碼。有利地，所述擴(kuò)展的存儲(chǔ)器可用于存儲(chǔ)由具有有限存儲(chǔ)器資源的控制器管理的任 何種類的數(shù)據(jù)。有利地，本發(fā)明可以允許安全地存儲(chǔ)由使用另一控制器的存儲(chǔ)器的控制器管理的 數(shù)據(jù)。圖1示出包括兩個(gè)控制器的便攜式電子設(shè)備的示例。所述便攜式電子設(shè)備PED包括第一控制器Cl和第二控制器C2。第一控制器Cl包 括工作存儲(chǔ)器WM1、非易失性存儲(chǔ)器MEM1、微處理器MPl和兩個(gè)通信接口 INTl和INT3。通 信接口 INTl被鏈接到第二控制器C2。通信接口 INT3被設(shè)計(jì)為用于SD類型的通信。工作 存儲(chǔ)器WMl是RAM類型的且非易失性存儲(chǔ)器MEMl是ROM類型的。第二控制器C2包括工作存儲(chǔ)器WM2、非易失性存儲(chǔ)器MEM2、微處理器MP2和一個(gè) 通信接口 INT2。通信接口 INT2被鏈接到第一第二控制器Cl的通信接口 INT1。第二控制 器C2是智能卡類型的，并且通信接口 INT2被設(shè)計(jì)為用于根據(jù)IS0-7816標(biāo)準(zhǔn)的通信。工作 存儲(chǔ)器WM2是RAM類型的且非易失性存儲(chǔ)器MEM2是EEPROM類型的?？商鎿Q地，非易失性存儲(chǔ)器MEM2可以例如是閃速NAND或閃速NOR。非易失性存儲(chǔ)器MEM2包括旨在由第一微處理器MPl運(yùn)行的第一可執(zhí)行數(shù)據(jù)D1。 可執(zhí)行數(shù)據(jù)Dl是啟動(dòng)微處理器MPl所需的引導(dǎo)軟件代碼的一部分。第一控制器Cl的非易失性存儲(chǔ)器MEMl包括由四個(gè)軟件段實(shí)現(xiàn)的四個(gè)裝置Ml至 M4。第一裝置Ml是能夠?qū)⒖蓤?zhí)行數(shù)據(jù)Dl加載到第一控制器Cl中的軟件代碼段。第二裝 置M2是能夠啟動(dòng)由微處理器MPl對(duì)已加載可執(zhí)行數(shù)據(jù)Dl的執(zhí)行的軟件代碼段。因此，可以通過存儲(chǔ)在非易失性存儲(chǔ)器MEMl中的第一引導(dǎo)部分和存儲(chǔ)在非易失 性存儲(chǔ)器MEM2中的附加引導(dǎo)部分的連續(xù)使用來執(zhí)行微處理器MPl的引導(dǎo)操作。換言之，第 一裝置Ml具有朝向另一控制器的存儲(chǔ)器和經(jīng)由IS0-7816鏈路的自舉(bootstrap)的功能。可替換地，可以通過SWP協(xié)議來實(shí)現(xiàn)鏈路。在ETSI中、特別是在ETSI TS 102 613 v7. 1. 0 (2008-02)中定義的 SffP 協(xié)議。第三裝置M3是能夠請(qǐng)求在第二控制器C2的非易失性存儲(chǔ)器MEM2中對(duì)數(shù)據(jù)D2的 寫入操作的軟件代碼段。第四裝置M4是能夠獲取存儲(chǔ)在第二非易失性存儲(chǔ)器MEM2中的數(shù)據(jù)D3的軟件代 碼段。由于第三和第四裝置M3和M4，控制器Cl能夠管理在第二控制器C2的非易失性存 儲(chǔ)器MEM2中讀取和寫入數(shù)據(jù)。因此，智能卡存儲(chǔ)器C2的非易失性存儲(chǔ)器MEM2可以作為控 制器Cl的可用非易失性存儲(chǔ)器的擴(kuò)展來管理?？刂破鰿l的通信接口 INTl被設(shè)計(jì)為用于 根據(jù)IS0-7816標(biāo)準(zhǔn)來交換數(shù)據(jù)。有利地，控制器Cl可以包括被用于建立與智能卡C2的安全通信信道的安全數(shù)據(jù) D5。
可替換地，可以由一個(gè)或多個(gè)軟件段來實(shí)現(xiàn)四個(gè)裝置Ml至M4。有利地，控制器C2包括旨在由微處理器MP2運(yùn)行的應(yīng)用程序API。所述應(yīng)用程序 API可以旨在通過兩個(gè)接口 INTl和INT2來訪問控制器Cl。在這種情況下，可以在通信接 口 INTl和INT2上混合由應(yīng)用程序API生成的數(shù)據(jù)交換和由裝置Ml、M3和M4生成的數(shù)據(jù) 交換。圖2示出包括兩個(gè)控制器的便攜式電子設(shè)備的第二示例。在本第二實(shí)施例中，接 口芯片IC被放置在兩個(gè)控制器Cl和C2之間。接口芯片IC包括兩個(gè)通信接口 14和15。 通信接口 14被設(shè)計(jì)為用于根據(jù)IS0-7816標(biāo)準(zhǔn)進(jìn)行通信且通信接口 15被設(shè)計(jì)為用于與接 口 Il通信。在這種情況下，通信接口 INTl和15這二者可以符合UART(通用異步接收機(jī)發(fā) 送機(jī))總線、SPI (串行外圍接口)總線或I2C (集成電路間)總線。在圖2的示例中，接口芯 片IC向控制器Cl提供IS0-7816閱讀器能力。圖3示出用于引導(dǎo)控制器Cl的微處理器MPl的步驟序列的示例。該序列在便攜 式電子設(shè)備PED被供電時(shí)在步驟SO處開始。然后，在步驟Sl處將軟件段Ml加載到微處理 器MPl中并激活。該軟件段Ml可以執(zhí)行第一組初始化操作。在步驟S2處，裝置Ml生成被 發(fā)送到控制器C2的請(qǐng)求Rl。請(qǐng)求Rl目的在于從控制器C2的非易失性存儲(chǔ)器MEM2獲取可 執(zhí)行數(shù)據(jù)D1。請(qǐng)求Rl可以對(duì)應(yīng)于旨在被發(fā)送到智能卡C2的一組多個(gè)APDU命令。然后，控 制器C2將所請(qǐng)求的數(shù)據(jù)Dl發(fā)送到控制器Cl。在步驟S3處，控制器Cl將數(shù)據(jù)Dl加載在工 作存儲(chǔ)器WMl中。然后，在步驟S4處由微處理器MPl運(yùn)行數(shù)據(jù)Dl以便完成引導(dǎo)序列。在上述示例中，通信接口 INTl能夠向/從作為智能卡閱讀器的控制器C2發(fā)送和 接收數(shù)據(jù)。圖4示出其中控制器Cl使用控制器C2的非易失性存儲(chǔ)器的步驟序列的示例。該 序列在步驟SlO處開始，在步驟SlO處，假設(shè)執(zhí)行控制器Cl的完全引導(dǎo)?？梢愿鶕?jù)在圖3中 描繪的序列來執(zhí)行Cl的引導(dǎo)。微處理器MPl在步驟Sll處向控制器C2發(fā)送請(qǐng)求R2。請(qǐng)求 R2目的在于向控制器C2的非易失性存儲(chǔ)器MEM2寫入數(shù)據(jù)D2。請(qǐng)求R2可以對(duì)應(yīng)于旨在被 發(fā)送到智能卡C2的一組多個(gè)APDU命令。寫入操作可以對(duì)應(yīng)于新數(shù)據(jù)D2的寫入或數(shù)據(jù)D2 的先前存在值的覆寫(overwriting)。然后，在步驟S12處，微處理器MPl向控制器C2發(fā)送 請(qǐng)求R3。請(qǐng)求R3目的在于從非易失性存儲(chǔ)器MEM2獲取數(shù)據(jù)D3。請(qǐng)求R3可以對(duì)應(yīng)于旨在 被發(fā)送到智能卡C2的一組多個(gè)APDU命令。然后，控制器C2將所請(qǐng)求的數(shù)據(jù)D3發(fā)送到控 制器Cl。在步驟S13處，數(shù)據(jù)D3被加載到控制器Cl中并被微處理器MPl使用。由于本發(fā)明，微處理器MPl能夠在第二控制器C2的存儲(chǔ)器MEM2中寫入和讀取任 何種類的數(shù)據(jù)。特別地，微處理器MPl能夠構(gòu)建并管理存儲(chǔ)器MEM2中的文件系統(tǒng)。有利地，可以由安全機(jī)制來保護(hù)兩個(gè)控制器Cl和C2之間的所有交換。此類安全 機(jī)制是智能卡領(lǐng)域的技術(shù)人員眾所周知的。
權(quán)利要求
1.一種便攜式電子設(shè)備(PED)，包括第一和第二控制器(Cl、C2)，所述第一控制器 (Cl)包括第一微處理器(MP1)、第一非易失性存儲(chǔ)器(MEMl)和第一接口(INT1)，所述第二 控制器(C2)包括第二微處理器(MP2)、第二非易失性存儲(chǔ)器(MEM2)和第二接口(INT2)，所 述第一和第二接口( INTl、INT2)被鏈接，其特征在于所述第二控制器(C2)是智能卡控制器，并且在于所述第一控制器(Cl) 包括能夠請(qǐng)求在第二非易失性存儲(chǔ)器(MEM2)中對(duì)第一數(shù)據(jù)(D2)的寫入操作的第一裝置 (M3)。
2.根據(jù)權(quán)利要求1所述的便攜式電子設(shè)備(PED)，其中，所述第二非易失性存儲(chǔ)器 (MEM2)包括第二數(shù)據(jù)(D1)，并且其中，所述第一控制器(Cl)包括能夠?qū)⑺龅诙?shù)據(jù)(Dl) 從第二非易失性存儲(chǔ)器(MEM2)加載到第一控制器(Cl)的第二裝置(Ml)。
3.根據(jù)權(quán)利要求2所述的便攜式電子設(shè)備(PED)，其中，所述第二數(shù)據(jù)(Dl)是旨在由 第一微處理器(MPl)運(yùn)行的可執(zhí)行數(shù)據(jù)，并且其中，第一控制器(Cl)包括能夠啟動(dòng)由第一 微處理器(MPl)對(duì)第二數(shù)據(jù)(Dl)的執(zhí)行的第三裝置(M2)。
4.根據(jù)權(quán)利要求1至3之一所述的便攜式電子設(shè)備(PED)，其中，所述第一非易失性存 儲(chǔ)器(MEMl)是只讀存儲(chǔ)器。
5.根據(jù)權(quán)利要求1至4之一所述的便攜式電子設(shè)備(PED)，其中，所述第一微處理器 (MPl)能夠構(gòu)建并管理存儲(chǔ)在第二非易失性存儲(chǔ)器(MEM2)中的文件系統(tǒng)。
6.根據(jù)權(quán)利要求1至5之一所述的便攜式電子設(shè)備(PED)，其中，應(yīng)用程序(API)旨在 由第二微處理器(MP2)運(yùn)行，并且其中，所述應(yīng)用程序(API)旨在通過所述第一和第二接口 (INT1、INT2)來訪問第一控制器(Cl)。
7.根據(jù)權(quán)利要求1至6之一所述的便攜式電子設(shè)備(PED)，其中，所述第二接口 (INT2)能夠根據(jù)IS0-7816標(biāo)準(zhǔn)或SWP協(xié)議進(jìn)行通信。
8.根據(jù)權(quán)利要求1至7之一所述的便攜式電子設(shè)備(PED)，其中，所述第一控制器 (Cl)包括能夠通過接觸信道進(jìn)行通信的第三接口(INT3)。
9.根據(jù)權(quán)利要求8所述的便攜式電子設(shè)備(PED)，其中，所述第三接口(INT3)能夠通 過SD、MMC或USB協(xié)議進(jìn)行通信。
10.根據(jù)權(quán)利要求1至7之一所述的便攜式電子設(shè)備(PED)，其中，所述第一控制器 (Cl)包括能夠通過非接觸信道、有聲信道或視覺信道進(jìn)行通信的第三接口(INT3)。
11.根據(jù)權(quán)利要求1至10之一所述的便攜式電子設(shè)備(PED)，其中，第一和第二接口 (INT1、INT2)經(jīng)由接口芯片(IC)被鏈接。
12.—種管理包括第一和第二控制器(C1、C2)的便攜式電子設(shè)備(PED)中的數(shù)據(jù)的方 法，所述第一控制器(Cl)包括第一微處理器(MPl)和第一非易失性存儲(chǔ)器(MEM1)，所述第 一微處理器(MPl)包括第一代碼段(Ml )，所述第二控制器(C2)是智能卡控制器并且包括第 二微處理器(MP2)和第二非易失性存儲(chǔ)器(MEM2)，其特征在于所述方法包括以下步驟a)由第一控制器(Cl)發(fā)送(Sll)在第二非易失性存儲(chǔ)器(MEM2)中寫入第一數(shù)據(jù)(D2) 的第一請(qǐng)求(R2)。
13.根據(jù)權(quán)利要求12所述的方法，其中，所述方法包括其它步驟b)由第一控制器(Cl)發(fā)送(S12)從第二非易失性存儲(chǔ)器(MEM2)獲取第二數(shù)據(jù)(D3)的 第二請(qǐng)求(R3)，c)將第二數(shù)據(jù)(D3)加載(S13)到第一控制器(Cl)中。
14.根據(jù)權(quán)利要求12至13之一所述的方法，其中，所述第二非易失性存儲(chǔ)器(MEM2)包 括可執(zhí)行數(shù)據(jù)(Dl )，并且其中，所述方法包括其它步驟d)在第一微處理器(MPl)中加載(Si)并激活第一代碼段(M1)，e)由第一控制器(Cl)發(fā)送(S2)從第二非易失性存儲(chǔ)器(MEM2)獲取可執(zhí)行數(shù)據(jù)(Dl) 的第三請(qǐng)求(R1)，f)將可執(zhí)行數(shù)據(jù)(Dl)加載(S3)到第一控制器(Cl)中，g)由第一微處理器(MPl)執(zhí)行(S4)可執(zhí)行數(shù)據(jù)(D1)。
15.根據(jù)權(quán)利要求14所述的方法，其中，通過接口芯片(IC)來交換所述第一、第二和 第三請(qǐng)求(卩1、1 2、1 3)。
16.根據(jù)權(quán)利要求12至15之一所述的方法，其中，所述第二接口(INT2)根據(jù) IS0-7816標(biāo)準(zhǔn)或SWP協(xié)議進(jìn)行通信。
全文摘要
本發(fā)明是一種管理包括第一和第二控制器的便攜式電子設(shè)備中的數(shù)據(jù)的方法。第一控制器包括第一微處理器和第一非易失性存儲(chǔ)器。第一微處理器包括第一代碼段。第二控制器包括第二微處理器和第二非易失性存儲(chǔ)器。第二非易失性存儲(chǔ)器包括第一可執(zhí)行數(shù)據(jù)。所述方法包括以下步驟a)在第一微處理器中加載并激活第一代碼段，b)由第一控制器發(fā)送對(duì)從第二非易失性存儲(chǔ)器獲取第一可執(zhí)行數(shù)據(jù)的第一請(qǐng)求，c)將第一可執(zhí)行數(shù)據(jù)加載到第一控制器中，以及d)由第一微處理器來執(zhí)行第一可執(zhí)行數(shù)據(jù)。
文檔編號(hào)G06F9/445GK102132250SQ200980133296
公開日2011年7月20日 申請(qǐng)日期2009年6月23日 優(yōu)先權(quán)日2008年6月26日
發(fā)明者F-X·馬塞勒, M·蒂爾 申請(qǐng)人:格馬爾托股份有限公司