專利名稱：數(shù)據處理設備的制作方法
技術領域：
本技術涉及集成電路產業(yè)中的電子設計自動化。各種實施例涉及集成電路的測試 和診斷，并且更具體地，涉及在測試數(shù)據量中使用的測試響應壓縮，和用于縮減集成電路的 測試應用時間。
背景技術：
在半導體產業(yè)中使用電子設計自動化EDA來虛擬地進行全部設備設計項目。在形 成了產品構思后，使用EDA工具來定義特定實施方式。使用EDA工具定義的實施方式來創(chuàng) 建掩模數(shù)據，該掩模數(shù)據用于在已完成的芯片的制造過程中用于光刻的掩模制造，該過程 稱為流片(tape out)。隨后創(chuàng)建了掩模，并且與制造設備一同使用來制造集成電路晶片。 測試是要求的步驟用來檢測有缺陷的晶片。接下來，應用診斷來確認系統(tǒng)缺陷的根本原因， 該系統(tǒng)缺陷用于掩模校正，從而提高產出。最后，將晶片切割、封裝和組裝從而提供用于分 銷的集成電路芯片。使用EDA工具設計的示例過程開始于使用體系結構定義工具的整體系統(tǒng)設計，其 描述了使用集成電路要實現(xiàn)的產品的功能。接下來，基于例如Verilog或者VHDL的描述語 言使用邏輯設計工具來創(chuàng)建高級描述，并且在迭代過程中使用功能驗證工具，來確保高級 描述實現(xiàn)了設計目標。接下來，使用合成和測試設計工具將高級描述翻譯為網表，針對目標 技術而優(yōu)化網表，以及設計和實現(xiàn)測試，以允許對照網表檢查已完成的芯片。典型的設計流程可能接下來包括設計計劃階段，其中構造和分析用于芯片的整體 平面圖，從而確保可以在高級別實現(xiàn)用于網表的時間參數(shù)。接下來，可以嚴格地檢查網表， 以滿足時間約束以及使用VHDL或者Verilog在高級別定義的功能定義。在為了實現(xiàn)最終設 計而決定網表和將網表映射到單元庫的迭代過程后，為定位和路由使用物理實現(xiàn)工具。執(zhí) 行定位的工具將電路元件定位在布局上，執(zhí)行路由的工具為電路元件定義交差點。隨后通常使用提取工具對經過定位和路由之后定義的組件進行晶體管級的分析， 并進行驗證，從而確保實現(xiàn)了電路功能并且滿足了時間約束?？梢砸缘姆绞皆谛枰?時候再次訪問定位和路由過程。接下來，對設計進行物理驗證過程，例如設計規(guī)則檢查DRC， 布局規(guī)則檢查LRC和布局對照原理LVS檢查，上述檢查分析可制造性、電氣性能、光刻參數(shù) 和電路正確性。借助從設計到驗證過程的迭代完成了可接受的設計后，如同前面所描述的那些， 對設計的結果可以進行分辨率提高技術，該技術提供了布局的幾何處理以便改進可制造 性。最終，準備好掩模數(shù)據并且對其進行流片以便在制造成品中使用。[0012]借助EDA工具進行的該設計過程包括允許成品接受測試的電路。對集成電路的有 效測試經常使用用于可測試性(DFT)技術的結構化設計。特別地，這些技術是基于讓全部 或者一些狀態(tài)變量(類似電路中的觸發(fā)器和鎖存器的存儲器元件)為直接可控或可觀察的 整體概念。最經常使用的DFT方法是基于掃描鏈。該過程假設，在測試中，全部(或者幾乎 全部)存儲器元件被連接到一個或多個移位寄存器。結果是，設計出的邏輯電路具有兩個 或多個操作模式普通模式和測試模式或者掃描模式。在普通模式下，存儲器元件執(zhí)行它們 的常規(guī)功能。在掃描模式下，存儲器元件變成掃描單元，其連接形成多個移位寄存器，被稱 為掃描鏈。這些掃描鏈用于將測試激勵移送到受測電路(CUT)，并且移送出測試響應。應用 在測試激勵中由掃描組成的測試圖案，應用一個或多個功能時鐘，并且隨后掃描出捕獲的 測試響應。隨后將測試響應與無錯測試響應進行對比從而確定CUT工作是否正常。掃描設計方法已經被廣泛應用以便簡化測試和診斷。從自動測試圖案產生(ATPG) 的角度看，掃描電路可以被作為組合或部分組合的電路。目前，ATPG軟件工具可以基于不 同的故障模型產生完整的測試圖案組，該模型包括固定邏輯(stuck-at)、過渡、路徑延遲和 橋接故障。通常，當ATPG工具標定了電路中的特定潛在故障時，只需要精確確定少量的掃 描單元，并且僅需要觀察單個的掃描單元以便探測該特定故障。剩余的掃描單元通常填滿 了隨機數(shù)值，這樣，測試圖案被完全精確地確定并且可以探測一些其它的未標定故障。為了探測每個測試圖案的標定故障的一些組，盡管只需要觀察少量掃描單元，然 而全部掃描鏈的整體可觀察性對于測試和診斷來說都是很有益處的屬性，以便實現(xiàn)對未建 模缺陷的高度測試覆蓋性，以及診斷中缺陷定位的高精度和準確性。測試圖案和掃描鏈的數(shù)量由下述因素限制，例如可用芯片1/0，可用測試器通道和 存儲器，以及片上路由擁塞。由于集成電路的復雜性和密度不斷增長，降低測試數(shù)據數(shù)量和 測試應用時間已經變成了提高質量和降低測試開銷的關鍵因素。通過在掃描鏈的輸入端使 用解壓縮器電路和在掃描鏈的輸出端使用壓縮器電路，可以緩和這些測試限制。一些用于 測試數(shù)據數(shù)量和測試應用時間縮減的DFT技術使用基于編碼理論的壓縮器設計，來壓縮來 自掃描鏈的測試響應。例如，利用異或O(OR)或者同或(XNOR)門構建線性壓縮器，從而減 少集成電路的測試輸出的數(shù)量。但是壓縮器也可以掩蔽來自集成電路的測試響應中的錯 誤。例如，XOR(奇偶校驗)樹的基本特性是在其輸入端的奇數(shù)個錯誤的任意組合將傳遞到 它們的輸出端，而偶數(shù)個錯誤的任意組合則不能被探測到。因此，壓縮器設計必須滿足下面的要求(1)容易定義和實現(xiàn)，(2)低硬件開銷，對 集成電路的影響小，( 對數(shù)壓縮率，以及(4)用于錯誤檢測和識別的簡單且可靠的機制。 但是滿足所有這些要求很困難。尤其是，需要確保來自有故障和無故障電路的壓縮后的測 試響應是不同的。該現(xiàn)象已知為錯誤掩蔽或者混淆。當多個錯誤存在于來自有故障的CUT 中的掃描鏈時，就會出現(xiàn)錯誤掩蔽的一個示例。多個錯誤可以彼此掩蔽，導致壓縮的測試響 應或者指示與用于無故障電路的指示相同。未知數(shù)值也增加了錯誤檢測和識別中的復雜性。例如，在XOR樹的一個或多個輸 入端上的未知數(shù)值在它的輸出端產生未知數(shù)值，并且因此掩蔽了在其它輸入端上的錯誤的 傳遞。該現(xiàn)象被稱作X-掩蔽效應(X-masking effect) 0因此當在測試響應中存在未知數(shù)值和/或多個錯誤時，有效的壓縮器應當產生故 障指示，并且為了診斷的目的允許對測試響應中的多個錯誤進行有效和可靠的識別。
實用新型內容全掃描是廣泛使用的用于測試的設計技術，該技術允許為集成電路的測試和診斷 兩者產生高質量的測試圖案。但是由于設計中的掃描觸發(fā)器的數(shù)量不斷增加以及缺陷行為 的復雜性，掃描測試的開銷變得需要被抑制。由于可用測試針腳和測試通道數(shù)量是有限的， 輸入和輸出側可用的帶寬受限的事實也混合于前述問題中。并行地加載/卸除多個掃描鏈 的片上壓縮器/解壓器電路已經解決了增加的測試數(shù)據數(shù)量和測試應用時間的問題。大部分輸出壓縮架構類似線性反饋移位寄存器(LFSR)、多輸入移位寄存器 (MISR)，循環(huán)路徑和壓縮器具有良好的錯誤掩蔽屬性。但是，這些架構的絕大部分對于壓 縮具有未知數(shù)值(或者X)的測試響應方面存在困難。這些架構中的絕大部分也不允許壓 縮模式下的有效診斷。所提出的用于合成新類型壓縮器的方法和裝置，此處被稱為增強型多模式壓縮 器，它能夠在出現(xiàn)大量未知數(shù)值時，獲得壓縮率、可觀察性、控制數(shù)據數(shù)量和診斷屬性之間 的靈活折衷。增強型多模式壓縮器的不同特征是降低和/或完全避免壓縮測試響應中的 X-掩蔽效應。此外，對構建壓縮器的要求是測試響應中的任何單個錯誤產生S個連續(xù)移位 循環(huán)中的唯一錯誤指示，該唯一錯誤指示被計算為故障指示與無故障指示之間的差值。壓 縮器的范圍確定了最大數(shù)量的測試響應數(shù)據，這樣任何單個錯誤將產生唯一的錯誤指示。 因此，對于組合壓縮器S = 1，對于依序壓縮器(sequential compactor) S > 1。結果是，壓 縮器范圍中的任何雙位錯誤和/或任何奇數(shù)個錯誤將產生故障指示。構建依序壓縮器的挑 戰(zhàn)在于，1)最大化壓縮器范圍；2)減少用于偶數(shù)G個或者多個)個錯誤的錯誤掩蔽效應； 3)減少或者完全避免為壓縮而選擇的掃描鏈中的未知數(shù)值，同時最大化可觀察性，并且最 小化控制數(shù)據數(shù)量，以及4)允許壓縮模式下的有效診斷。根據本實用新型的一方面，提供一種數(shù)據處理設備，其可以包括集成電路，該集 成電路包括壓縮測試響應數(shù)據的電路系統(tǒng)，該測試響應數(shù)據來自受測集成電路中的掃描 鏈。該電路系統(tǒng)包括第一邏輯門集合，其連接到所述掃描鏈；多個輸出寄存器，其經由第 一邏輯門集合，從所述掃描鏈接收該測試響應數(shù)據，所述多個輸出寄存器包括利用存儲在 所述輸出寄存器中的數(shù)據來處理測試響應數(shù)據的第二邏輯門集合和依序元件，(i)其中掃 描鏈連接到所述多個輸出寄存器的每個寄存器中的至少一個依序元件上，并且(ii)其中 所述掃描鏈的簇連接到所述多個輸出寄存器的輸出寄存器上，使得該簇是包括至少兩個掃 描鏈的掃描鏈的子集，并且使得對于包括來自所述多個輸出寄存器中的三個寄存器的輸出 寄存器三元組而言，所述輸出寄存器三元組至少包括第一對輸出寄存器對和第二對輸出 寄存器對，第一對和第二對具有至少一個不同的輸出寄存器對，并且其中在第一對的輸出 寄存器對之間共享掃描鏈的第一共用簇，并且在第二對的輸出寄存器對之間共享掃描鏈的 第二共用簇。在一個實施例中，在所述多個輸出寄存器的寄存器之間共享至少一個掃描鏈的 簇，使得所述多個輸出寄存器的第一寄存器的依序元件與所述多個輸出寄存器的第二寄存 器的依序元件共享一個簇。在一個實施例中，在連接到所述第一多個輸出寄存器的不同寄存器的依序元件上 的掃描鏈之間共享最多一個掃描鏈。[0025]在一個實施例中，所述多個輸出寄存器的寄存器具有依序元件的長度，并且所述 多個輸出寄存器的至少兩個寄存器的長度具有不等于1的最大公約數(shù)。在一個實施例中，該多個輸出寄存器的至少一個寄存器具有最多一個反饋回路。在一個實施例中，該多個輸出寄存器的至少兩個寄存器彼此串聯(lián)。在一個實施例中，該多個輸出寄存器的至少兩個寄存器彼此串聯(lián)，并且該多個輸 出寄存器的所述至少兩個寄存器至少具有一個反饋回路。根據本實用新型的另一方面，提供一種數(shù)據處理設備，其可以包括壓縮裝置，被 配置為壓縮來自集成電路和多個輸出寄存器的測試響應數(shù)據，該測試響應數(shù)據包括多個 位；映射裝置，被配置為將所述多個輸出寄存器的輸出寄存器的依序元件映射到該測試響 應數(shù)據的對應位集合，使得該測試響應數(shù)據的位屬于所述多個輸出寄存器的輸出寄存器的 依序元件的至少一個對應集合，其中滿足以下至少一個條件(i)掃描鏈組被連接到所述 多個輸出寄存器的輸出寄存器上，使得該組是包含至少兩個掃描鏈的掃描鏈的子集，并且 使得掃描鏈組的同一組被連接到所述多個輸出寄存器的不同輸出寄存器的依序元件上；以 及(ii)掃描鏈的簇被連接到所述多個輸出寄存器的輸出寄存器上，使得該簇是包括至少 兩個掃描鏈的掃描鏈的子集，并且這樣對于包括來自多個輸出寄存器中的三個輸出寄存器 的輸出寄存器三元組而言，輸出寄存器三元組包括至少第一對輸出寄存器對和第二對輸出 寄存器對，該第一對和第二對具有至少一個不同的輸出寄存器對，并且其中在該第一對的 輸出寄存器對之間共享掃描鏈的第一共用簇，并且在該第二對的輸出寄存器對之間共享掃 描鏈的第二共用簇。在一個實施例中，在依序元件集合的對應位集合之間共享最多一個位，該依序元 件集合包括來自所述多個輸出寄存器的輸出寄存器的至少一個依序元件。在一個實施例中，所述多個輸出寄存器的依序元件中的錯誤狀態(tài)是對應位集合中 的下述條件的指示(1)至少一個未知位，和(2)奇數(shù)個錯誤位，以及該多個輸出寄存器的 一個寄存器的依序元件中，錯誤狀態(tài)的最大數(shù)量是對測試響應數(shù)據中的位錯誤的數(shù)量的估 計。在一個實施例中，該測試響應數(shù)據中的兩個錯誤位產生了錯誤指示，該設備還包 括分析裝置，被配置為分析錯誤指示從而計算解釋錯誤指示的錯誤位集合的列表；錯誤 位映射裝置，被配置為將錯誤位集合映射到集成電路中失敗的掃描單元的列表；以及獲取 裝置，被配置為基于失敗的掃描單元的列表，獲得用于診斷的故障候選的初始列表。在一個實施例中，該設備還包括第一計算裝置，被配置為通過在該集成電路中注 入第一故障，為測試圖案集合計算錯誤指示，第一分析裝置，被配置為分析錯誤指示從而計 算解釋錯誤指示的錯誤位集合的列表，以及第一確定裝置，被配置為基于解釋了第一故障 的錯誤指示的錯誤位集合的數(shù)量，確定是否將錯誤指示以及指向第一故障的指針存儲到故 障字典中。在一個實施例中，該設備還包括第二計算裝置，被配置為通過在該集成電路中注 入第二故障，來計算用于測試圖案集合的錯誤指示，其中第一故障和第二故障在同一扇出 自由區(qū)域；第二分析裝置，被配置為分析錯誤指示從而計算解釋錯誤指示的錯誤位集合的 列表；量化裝置，被配置為量化解釋了該第一故障和第二故障的錯誤指示的錯誤位集合，以 及第二確定裝置，被配置為基于解釋了該第一故障和第二故障的錯誤指示的錯誤位集合的
8數(shù)量，來確定是否將錯誤指示以及指向同一扇出自由區(qū)域的指針存儲到故障字典中。在一個實施例中，該設備還包括獲取裝置，被配置為基于故障字典，在壓縮模式 下獲取用于診斷的故障候選的初始列表。根據本實用新型的另一方面，提供一種數(shù)據處理設備，其可以包括合成裝置，被 配置為通過至少在組、簇和多個分區(qū)之間分割多個掃描鏈來合成集成電路的壓縮器電路， 以壓縮從受測集成電路的多個掃描鏈中卸載的測試響應數(shù)據，使得對于多個分區(qū)的每個分 區(qū)而言，多個掃描鏈的掃描鏈屬于至少一個組；以及連接裝置，被配置為經由邏輯門將掃描 鏈組連接到多個輸出寄存器，使得滿足至少一個下述條件(i)該掃描鏈組的組被連接到 所述多個輸出寄存器的不同輸出寄存器的依序元件上，使得該組是包括至少兩個掃描鏈的 掃描鏈的子集；并且(ii)掃描鏈的簇被連接到所述多個輸出寄存器的輸出寄存器上，使得 簇是包括至少兩個掃描鏈的掃描鏈的子集，并且這樣對于包括來自多個輸出寄存器中的三 個輸出寄存器的輸出寄存器三元組而言，輸出寄存器三元組包括至少第一對輸出寄存器對 和第二對輸出寄存器對，該第一對和第二對具有至少一個不同的輸出寄存器對，并且其中 在該第一對的輸出寄存器對之間共享掃描鏈的第一共用簇，并且在該第二對的輸出寄存器 對之間共享掃描鏈的第二共用簇。在一個實施例中，所述多個輸出寄存器的寄存器具有依序元件的長度，并且至少 一對輸出寄存器的長度具有不等于1的最大公約數(shù)。在一個實施例中，在該組之間共享簇中的至少一個簇，這樣所述多個分區(qū)的第一 分區(qū)的第一組與所述多個分區(qū)的第二分區(qū)的第二組共享一個共用簇。在一個實施例中，該設備還包括應用裝置，被配置為向該壓縮器電路應用至少一 個下述配置(i)該多個輸出寄存器的至少一個輸出寄存器具有最多一個反饋回路，(ii) 該多個輸出寄存器的至少兩個寄存器彼此串聯(lián)，并且(iii)該多個輸出寄存器的至少兩個 寄存器是(a)彼此串聯(lián)以及(b)具有至少一個反饋回路。在一個實施例中，該設備還包括分配裝置，被配置用來為該多個掃描鏈的每個掃 描鏈分配唯一的至少包括(x，y)的2元組，以及獲取裝置，被配置為使用至少下述公式從多 個分區(qū)中獲取分區(qū)lx，y，(x+y)mod N}，其中(i)每個公式指定定義了所述多個分區(qū)中的 一個分區(qū)的多達N個組，這樣使得對于至少包括(x，y)的每個掃描鏈，x、y都是0到N-I范 圍內的整數(shù)，所述每個公式的數(shù)值為所述多個分區(qū)的分區(qū)定義指定了用于所述每個掃描鏈 的多組中的一組，并且(ii)在所述多個分區(qū)的組之間共享簇的共用簇，這樣使得所述多個 分區(qū)的第一分區(qū)的每個組與所述多個分區(qū)的第二分區(qū)的每個組共享共用簇。在一個實施例中，該設備還包括注入裝置，被配置為在測試響應數(shù)據中注入多個 錯誤位，從而對壓縮器電路識別注入的多個錯誤的能力進行量化，以及能力改善裝置，被配 置為改善壓縮器電路識別注入的多個錯誤的能力。能力改善裝置包括第一增加裝置，被配 置為增加所述多個分區(qū)的分區(qū)數(shù)量，第二增加裝置，被配置為增加所述多個分區(qū)中至少一 個分區(qū)的組的數(shù)量，第三增加裝置，被配置為增加該多個輸出寄存器的至少一個輸出寄存 器的依序元件的數(shù)量，以及改變裝置，被配置為改變(a)和(b)之間的映射的裝置，其中(a) 為多個分區(qū)的一個分區(qū)中的掃描鏈組，(b)為多個輸出寄存器的一個輸出寄存器中的依序 元件。此處公開的技術的各方面至少可以應用為裝置、方法和計算機可讀介質。
圖1是帶有增強型多模式壓縮器(AMC)的集成電路的框圖；圖2是使用兩個輸出映射的AMC(3，3，1,2)的功能說明；圖3是對于N個質數(shù)的AMC(N，K，Q，T)的映射公式表，其中K彡N，T彡N并且
Q<[K/2\.
>圖4是使用單個輸出映射的AMC(3，3，1，2)的功能說明；圖5示出了用于AM(^4，4，1，2)的合成過程；圖6示出了用于AMC 0，4，2，3)的合成過程；圖7示出了用于AMC 0，6，3，0)的合成過程；圖8是有限AMC(3，4，2，2)的框圖；圖9是無限AM(^4，4，2，3)的框圖；圖10是無限AMC 0，4，2，3)情況2的輸出寄存器的框圖；圖11是無限AMC (4，4，2，3)情況3的輸出寄存器的框圖；圖12是無限AMC 0，4，2，3)情況4的輸出寄存器的框圖；圖13是延伸的模式集合的表格；圖14示出了用于控制塊的命令結構；圖15是執(zhí)行電子設計自動化的數(shù)據處理系統(tǒng)的簡化框圖；圖16是顯示出例2中的AMC (N，3，1,2)相對于等價完全X-容忍組合壓縮器在可 觀察性方面的改進的圖表；圖17是顯示出例5中使用了多達7個相互正交的分區(qū)構建的空間壓縮器相對于 基于Steiner三階系統(tǒng)S (2，3，M)而構建的空間壓縮器的相對硬件開銷的圖表；圖18是例6中的AMC(N，4，2，T)空間壓縮器相對于基于Meiner三階系統(tǒng)S (2，3， M)而構建的空間壓縮器的壓縮率(輸入端數(shù)量除以空間壓縮器的輸出端數(shù)量)的圖表，其 中0是AMC輸出端數(shù)量，是AMC及可選擇的空間壓縮器的輸入端數(shù)量，Ntl = 0/4， N1 = (0+1)/4，N2 = (0+2)/4 ；圖19是示出當K = 4時，例7中的有限AMC(N，4，2，3)相對于模壓縮器，在范圍上 的改進的圖表；。圖20是示出當N= {3，4. ..，13}時，例7中的無限AMC(N，4，2，3)仿真結果的圖 表；圖21是示出當N= {3，4...，13}時，例10中的無限AMC (N，4，2，3)仿真結果的圖表。圖22是示出當N= {3,4. .. ,13}時，解釋了例10中的無限AMC (N，4，2，3)的雙位 錯誤的失敗掃描單元對的分布的圖表。圖23是根據本實用新型的一個實施例的數(shù)據處理設備的示意框圖。圖M是根據本實用新型的一個實施例的數(shù)據處理設備的示意框圖。
具體實施方式
圖1中給出了具有片上(on-chip)測試功能的集成電路的框圖。因此，測試器連接到帶有CUT、解壓器以及AMC的集成電路，其中AMC充當CUT的測試響應的輸出壓縮器。CUT 具有帶有一個或多個掃描單元的W掃描鏈，所述一個或多個掃描單元通過輸入選擇器連接 到空間壓縮器。AMC具有輸入選擇器、空間壓縮器和(優(yōu)選地)一個或多個輸出寄存器。輸 入選擇器和空間壓縮器是組合塊(包括AND，NAND, OR, NOR, XOR和/或NX0R)，并且通過一 個控制模塊連接到解壓器或/和測試器輸出。輸出寄存器是依序塊(包括AND，NAND, OR, NOR, XOR, NXOR門和觸發(fā)器)，并且通過控制塊(在圖1中未示出)連接到解壓器或/和測 試器輸出。下面的示例是特定的非限制性的示例，說明了增強型多模壓縮器(augmented multimode compactor)合成的各種特征。在所呈現(xiàn)技術的一個實施例中可能只說明了在單 獨一個示例中的特征的子集。該技術的一個實施例可以包括來自多個示例的特征。例 1圖2示出了具有27個掃描鏈的⑶T的組合AMC的功能說明。因此，掃描鏈可以被 視為3維陣列{r X cXb}，并且將三元組(X，y, ζ)分配給在第χ行，第y列，第ζ塊的掃描 鏈，其中，χ = {0，1，2}，y = {0，1，2}，并且ζ = {0，1，2}。同一塊和同一列的掃描鏈形成 了簇。輸入選擇器由兩個分區(qū)Ptl和P1構成，使得每個分區(qū)分別以每組掃描鏈在每個簇中最 多只具有一個掃描鏈的方式，指定了掃描鏈到3組掃描鏈{G00，G01，G0J和{G10, G11, G1J的 映射。因此，分區(qū)以這樣一種方式將多達N3個掃描鏈映射到N個組中在此被稱為正交，該 方式為，對于兩個分區(qū)來說最多N個掃描鏈屬于同一組。分區(qū)將掃描鏈映射到N個組，使得 每個組在每個簇中最多具有一個掃描鏈在此被稱為第一類型。接下來，定義了三個模式Mtl， M1，和M2，這樣可以選擇全部掃描鏈、一組掃描鏈或者兩組掃描鏈的交集用于壓縮。相應地， 在模式Mtl下，選擇了全部掃描鏈用于壓縮。在模式M1下，選擇了與一個分區(qū)相關的一組掃 描鏈用于壓縮。在模式M2下，選擇了與不同的分區(qū)相關的兩組掃描鏈的交集用于壓縮。AMC具有2個輸出映射A和B，其通過將空間壓縮器的輸出分區(qū)為三組輸出Oc^O1, 和O2來構成。接下來，每個輸出映射指定了三輸出集合(a，b，c)，該集合被分配用于以下 述方式對每個掃描鏈(x，y，z)進行觀察，該方式為，第一輸出、第二輸出和第三輸出分別屬 于輸出組Otl, OpinO2t5如果在至少一組輸出(Otl, O1，禾P/或O2)中為壓縮選擇的掃描鏈的 觀察而分配的輸出集合是不同的，則輸出映射是唯一的。相應地，輸出映射由分區(qū)集合Otl, O1, ... , Ok^1定義，這樣分區(qū)Oi以下述方式將掃描鏈映射為N組，即第j組掃描鏈在對應輸 出組的第j個輸出是可以觀察到的，其中i = 0，1. . .，K-I并且j = 0，1. . .，N-I0每個輸 出映射與一個特定模式M0, M1，和M2相關，并且優(yōu)化了 AMC的特定期望屬性。輸出映射A是唯一的，并且關于模式Mtl進行優(yōu)化。因此，輸出映射A以下述方式 定義了分配給每個掃描鏈的觀察的三個輸出的唯一集合，該方式為，三個輸出中的每一個 屬于輸出Otl, O1,或&的不同組。使用三個與輸出Otl, O1，禾Π O2的組互相排斥的分區(qū)構建輸 出映射Α，該映射以下述方式將掃描鏈映射為N組，即對于所有分區(qū)，最多有一個掃描鏈屬 于同一個分區(qū)。結果是，當在同一移位循環(huán)中出現(xiàn)任何未知數(shù)值時，在AMC的一個或多個 輸出中，可以觀察到為壓縮選擇的掃描鏈中的錯誤。因此，在該模式下，AMC可以容忍一個 未知的數(shù)值。輸出映射B是唯一的，并且關于模式M1進行優(yōu)化。在模式M1下，可以為壓縮選擇 與分區(qū)Ptl相關的一組掃描鏈(^，G01和Gtl2，或者與分區(qū)P1相關的一組掃描鏈Gltl，G11和G12。因此，輸出映射B以下述方式為每個簇定義了屬于三個不同輸出組Otl, O1，或O2的三個輸出 的唯一集合，該方式為，為一對簇的觀察而分配的輸出集合最多分享一個共用輸出。使用3 個相互正交的分區(qū)Otl, O1，和&構建輸出映射B，上述三個分區(qū)以下述方式將掃描鏈映射到 N組，該方式為，對于全部分區(qū)，最多有N個掃描鏈屬于同一組。分區(qū)將掃描鏈映射到N組， 這樣，在每簇中屬于同一組的每個簇中的掃描鏈在此被稱為第二類型。顯然，任何相互排斥 的分區(qū)組包括來自兩個不同類型的至少三個分區(qū)。同樣，來自不同類型的一對分區(qū)也是正 交的。結果是，在輸出(例如Otl,O1，和/或O2)的最多一個組中，每個未知數(shù)值可以掩蔽掃 描鏈中的錯誤。因此，在這種模式下，當同一組掃描鏈和同一移位循環(huán)中存在任何K-I個未 知數(shù)值時，可以在AMC的一個或多個輸出上，觀察到為壓縮選定的掃描鏈中的錯誤。這樣， 我們說，對于用于選擇Ptl, P1, ...，Pt-!的每個分區(qū)而言，AMC可以容忍K-I個未知數(shù)值。此 外，如果為了觀察在兩組掃描鏈的交集中的掃描鏈而分配的輸出集合在任何輸出組中不共 享任何共用輸出，則優(yōu)化輸出映射B。這樣，這些掃描鏈之間的X-掩蔽效應不可能出現(xiàn)，并 且我們可以認為每個鏈是兩組掃描鏈的交集中的唯一的掃描鏈。結果是，在模式M1中，對于 用于選擇的全部分區(qū)和用于觀察該鏈的全部輸出而言，在同一移位循環(huán)中至少需要 個未知數(shù)值來掩蔽掃描鏈中的錯誤，其中，Ttl和T1是對于分區(qū)Pc^P1而言，AMC可以容忍的 未知數(shù)值的數(shù)量。因此，在該模式下，AMC可以容忍KT-I個未知數(shù)值。輸出映射B是唯一的，并且關于模式M2進行優(yōu)化。更具體地，輸出映射B定義了 以下述方式觀察每個簇的三個輸出的唯一集合，該方式為，在任何輸出的組中，兩組掃描鏈 的交集中的掃描鏈不共享任何共用輸出。結果是，當全部其它掃描鏈在同一移位循環(huán)中具 有未知數(shù)值時，在AMC的三個輸出上可以觀察到為了以模式M2壓縮而選擇的掃描鏈中的錯 誤。因此，我們說在該模式下，AMC可以容忍任意個未知數(shù)值。例如，掃描鏈(0，0，0)以及分別用于分區(qū)Pc^PP1的其它8個掃描鏈屬于掃描鏈組 GQ(^nG1Q。接下來，三個不交疊的輸出集合(0，0，0)，(1,1,2)和(2，2，1)被分配用于分別 觀察掃描鏈組Gcitl和Gltl的交集中的掃描鏈(0，0，0)，(0,0,1)和(0，0，2)。因此，不會發(fā)生 掃描鏈(0，0，0)，(0,0,1)和(0，0，2)之間的X-掩蔽效應。通過排除這3個掃描鏈，組(；。。 和Gltl中剩余的6個掃描鏈是非交疊的，并且在每一個掃描鏈的這些組中都可以容忍任意2 個未知數(shù)值。接下來，可以通過選擇分區(qū)Ptl或者P1，來進一步降低針對掃描鏈(0，0，0)的 X-掩蔽效應。為了選擇用于壓縮的掃描鏈(0，0，0)而對分區(qū)(Ptl或者P1)做出的選擇可以 基于組Gtltl和Gltl組中的剩余6個掃描鏈中的未知數(shù)值，并且需要選擇具有最多2個未知數(shù) 值的掃描鏈組。由于，每個掃描鏈都可以滿足前面提到的條件，則M1模式中可以容忍的未 知數(shù)值的總數(shù)等于5。當為用于每移位循環(huán)的壓縮選擇掃描鏈時，ATPG工具按下述順序應用上述準則 (1)產生用于故障集合的測試圖案，并且基于對用于每一移位循環(huán)的壓縮可以最多選擇一 組掃描鏈的假設，確定用于壓縮的掃描單元；(2)對測試圖案進行仿真并且確定未知數(shù)值 的分布；C3)對于每移位循環(huán)，選擇對于為壓縮而最初確定的鏈可以使可觀察性最大化并 且使χ-掩蔽效應最小化的模式。圖3給出了用于N個質數(shù)的組合AMC (N，K，Q，T)的一般性說明，其中N是一個分區(qū) 中掃描鏈組的數(shù)量，K是(待觀察分區(qū))輸出組的數(shù)量，Q是用于觀察一個簇中的掃描鏈的 唯一輸出組的數(shù)量，T是用于選擇的分區(qū)的數(shù)量，N，T SN并且典型的AMC(10，3，1,2)具有1000個可以在30個輸出觀察的掃描鏈，即壓縮比是33，這樣可以為模式 M1J2和M3下的壓縮分別選擇1000、100和10個掃描鏈。相應地，⑶T中的N3個掃描鏈可以 被視為3維陣列(r X cXb)，并且將三元組(X，y，ζ)分配給在第χ行，第y列，第ζ塊的掃 描鏈，其中 X= {0，1，2，···，N-l}，y = {0，1，2，···，N-1}并且 ζ = {0,1,2,... ,N-Ij0 同 一塊和列中的掃描鏈構成了簇Ctl，C1, ...，Cn^20定義了 T個來自第一類型的相互正交的T 個分區(qū)Ptl, P1, ...，Pp1，使得每個分區(qū)指定了從掃描鏈分別到N組掃描鏈(Gc ，G01,..., G0, N-J，(G10, G11,... , G1;N_J，. . .，(Gt^1j 0, Gt^1j 1；... , GmJ 的映射。相應地，1)每組掃描鏈在 每個簇具有最多一個掃描鏈，并且2)第一分區(qū)中的每組掃描鏈與每個塊中的第二分區(qū)中 的每個掃描鏈組共享最多一個掃描鏈。結果是，來自每個塊的最多一個掃描鏈屬于全部分 區(qū)的同一組。接下來，定義了三種模式Mtl，M1和M2，使得選用于擇全部掃描鏈、一組掃描鏈 或者兩個掃描鏈的交集為壓縮。通過將輸出分區(qū)為K組輸出Otl, O1, ... , Oih而構建兩個輸 出映射，并且為每個模式優(yōu)化特定期望的屬性。借助K個相互正交的分區(qū)構造輸出映射A， 使得分區(qū)Otl來自第一種類型，而K-I個分區(qū)O1, ...，Oih來自第二種類型。結果是，在模式 M0中，AMC (N, K，Q，T)可以容忍一個未知數(shù)值。輸出映射B與模式M1和M2相關，并且為每 個簇分配用于觀察的唯一的K輸出集合。如果分配用于觀察一對簇的一組輸出共享最多一 個共用輸出，則輸出映射B被優(yōu)化。輸出映射B由來自第二類型的K個相互正交的分區(qū)Otl, O1, ... , Ok^1而構成。結果是，對于每個分區(qū)PQ，P1, ... , Pt-!, AMC(N，K，Q，Τ)可以容忍K-I 個未知數(shù)值。此外，如果分配用于觀察兩組掃描鏈的交集中的掃描鏈的輸出組不共享任何 共用輸出時，輸出映射B被優(yōu)化。結果是，在模式M1中，AMC(N，K，Q，T)可以容忍KT-I個未 知數(shù)值，并且在模式M2中，AMC(N，K，Q，Τ)可以容忍任意個未知數(shù)值。總而言之，在模式Mtl下，可以選擇全部N3個掃描鏈用于壓縮，并且AMC (N，K，Q，Τ) 可以容忍一個未知數(shù)值。在模式M1下，可以選擇與分區(qū)Ptl，P1, ...，PT_i相關的N2個掃描 鏈的組用于壓縮，并且AMC(N，K，Q，T)可以容忍KT-I個未知數(shù)值(每個分區(qū)是K-I個未知 數(shù)值)。在模式M2下，可以選擇兩組掃描鏈的交集中的N個掃描鏈用于壓縮，并且AMC(N， K，Q，Τ)可以容忍任何數(shù)量的未知數(shù)值。例 2圖4說明了使用單個輸出映射構建組合AMC(N，K，Q，Τ)，其中，N = 3，K = 3，Q = 1并且Τ = 2。由來自第一類型的T個相互正交的分區(qū)Ptl，P1,...，Ρη構建輸入選擇器。由 來自第二類型的K-I個相互正交的分區(qū)C^O1,. . .，Oim和來自第一類型的一個分區(qū)Otl構建 輸出映射。而且，用于選擇的分區(qū)P。，P1, ...，Pt-!和用于觀察的Otl, O1, ... , Oih是相互正 交的。這樣，在模式M1下，每個分區(qū)Ptl，P1, ...，Ph可以容忍K-I個未知數(shù)值。對于輸出 組Otl,兩組掃描鏈的交集中的任何一對掃描鏈僅共享最多一個共用輸出。結果是，在該模式 下，AMC(N，K，Q，T)可以容忍T(K-I)個未知數(shù)值。最壞的情況是，當在兩組掃描鏈的交集中 存在錯誤和至少一個未知數(shù)值的時候。在這種情況下，對于輸出組Otl,由于兩組的交集中掃 描鏈共享一共用輸出，則對于該組輸出，將會掩蔽掉該錯誤。通過排除輸出組Otl,對于用于 每個分區(qū)P。，P1, ...，Pt-!的剩余輸出組Otl, O1,...，Oih，壓縮器還可以容忍至少K-2個未知 數(shù)值。結果是，考慮到全部分區(qū)Ptl, P1,... ,Pp1和剩余的K-I個輸出組Otl, O1,...，0 ，需 要至少T (K-I)+1個未知數(shù)值來掩蔽錯誤。因此，AMC(N，K，Q，T)可以容忍T(K-I)個未知數(shù) 值。
13[0081]總而言之，在模式Mtl和M2下，使用單個輸出映射的AMC (N，K，Q，T)可以分別容忍 一個未知數(shù)值和任意數(shù)量的未知數(shù)值。結果是，使用單個輸出映射的AMC (N，K，Q，T)簡化 了壓縮器體系結構，但是它比模式M1下能容忍的未知數(shù)值少。例 3圖5說明了用于組合AMC (N，K，Q，T)的合成過程，其中，N = 4，K = 4，Q = 1并且 T = 3。首先，構建水平、垂直和4階的2個正交的拉丁正方形。因此，N階的水平正方形 和垂直正方形包括整數(shù)0，1,2...，N-1，這樣每個整數(shù)分別出現(xiàn)在陣列的精確一行和精確一 列中。同樣，N階的拉丁正方形是大小為N的正方形陣列，包括整數(shù)0，1，2. . .，N-I，這樣每 個整數(shù)在陣列的每個行和每個列中精確地出現(xiàn)一次。如果一個可以疊加于另一個上時，2個 N階的拉丁正方形被稱為正交，并且在陣列的N2個單元中每一個N2對整數(shù)(考慮順序)精 確地出現(xiàn)一次。接下來，如同在圖5中示出的從左到右并且從頂?shù)降?，每個正方形被安排為一個 單列，并且構建陣列{4 X 16}，該陣列被稱為第一陣列。第一陣列{4X16}的每一個列將一 個分區(qū)定義為來自第二類型的N個組，該組分別與輸出組Otl, O1, O2和O3相關。第一陣列 {4X16}的行0，1，2和3對應于塊Btl，第一陣列{4X16}的行4，5，6和7對應于塊Bi，第一 陣列{4X16}的行8，9，10和11對應于塊化，并且第一陣列{4X16}的行12，13，14和15對 應于塊 。同樣，第一陣列{4X16}的行0，1，2和3分別對應于塊Btl的簇Ctl，C1, C2和C3。 接下來，對于i = U，2，...，N-1}，簇C4i，C4i+1，....C4i+3被分配給第一陣列{4X16}的塊B。 中的行，這樣取模N后具有同樣索引的簇在對應的單元中包含不同的整數(shù)。圖5示出了在 簇和第一陣列{4X16}的行之間的分配關系。結果是，完全地指定了用于模式M1和M2的輸 出映射。更具體地，由于4個分區(qū)相互正交，則第一陣列{4X16}定義了唯一的4輸出集合 (至多一個來自每組輸出)，該組被分配用于對每個簇進行觀察，這樣一對簇在任何輸出組 中僅共享至多1個共用輸出；并且取模N后的具有同樣索引的一對簇(即兩組掃描鏈的交 集中的簇)，不共享任何共用輸出。此外，第一陣列{4X16}中的第二、第三和第四列分別將 掃描鏈的三個相互正交的分區(qū)IV P1和Ptl定義為對全部塊有效的掃描鏈組，即來自第一類 型。最終，定義了用于模式Mtl的輸出映射的第二陣列{4X64}是通過以下述方式將第 一陣列{4X16}中的每一行擴展為第二陣列{4X64}中的4行而構建的，該方式為，第一陣 列{4X16}中的第二、第三和第四列限定了對于輸出組O1,02和03，觀察簇中的全部掃描鏈 而分配的3個共用輸出；并且第一陣列{4X16}中的第二列限定了對于輸出組(^在該簇中 為觀察掃描鏈而分配的唯一輸出。換言之，使用四個相互正交的分區(qū)構建用于模式Mtl的輸 出映射，該分區(qū)包括來自與輸出組Otl相關的第一類型的一個分區(qū)，和來自與輸出組01;02和 O3相關的第二類型的3個分區(qū)。結果是，分配用于觀察一個簇中的掃描鏈的輸出集合，在輸 出組Otl中是唯一的，在此處被稱為第一類型的輸出，并且在輸出O1W2和O3的每個組中共享 最多K-Q個共用輸出，在此處被稱為第二類型的輸出。分配用于觀察不同簇中的掃描鏈的 輸出組共享最多Q個來自第一類型的共用輸出和來自第二類型的最多一個共用輸出。換言 之，分配用于觀察每個掃描鏈的輸出組包括Q個來自第一類型的輸出，和K-Q個來自第二類 型的輸出。結果輸出映射D是唯一的，并且在模式Mtl下，AMC可以容忍一個未知數(shù)值。當N 是奇數(shù)時，使用下述公式構建輸出映射D :x，y，(y+z)mod N和(y+2z)mod N，其中N是用于每個分區(qū)的掃描鏈組的數(shù)量，并且每個公式確定對應的輸出組中的輸出，該輸出組被分配 用于觀察掃描鏈(X，1，Z)。可以分別使用下述公式構建輸入選擇器(x+y)mod N, (x+2y) mod N，其中N是用于每個分區(qū)的掃描鏈組的數(shù)量，并且每個公式確定與該分區(qū)相關的掃描 鏈組以便選擇掃描鏈(x，y，z)?？偠灾?，上述過程是，如果存在至少H個N階的相互正交的拉丁正方形，就可以 使用兩個輸出映射合成組合AMC(N，K，Q，T)的非正式證明，該組合AMC在模式Mtl下可以容 忍一個未知數(shù)值，在模式M1下可以容忍KT-I個未知數(shù)值，在模式M2下可以容忍任意數(shù)量的 未知數(shù)值，其中K彡H+2彡N，T彡H+1并且Q= 1。上述過程是如果存在至少H個N階的相互正交的拉丁正方形，就可以使用單個輸 出映射合成組合AMC (N，K，Q，T)的非正式證明，該組合AMC在模式Mtl下可以容忍一個未知 數(shù)值，在模式M1下可以容忍T(K-I)個未知數(shù)值，在模式M2下可以容忍任意數(shù)量的未知數(shù) 值，其中K+T彡H+1，并且Q= 1。例 4圖6示出了用于組合AMC (N，K，Q，T)的合成過程，其中，N = 4，K = 4，Q = 2并且 T = 3。類似地，基于全部為N階的水平、垂直和2個正交的拉丁正方形構建第一陣列。定 義了用于模式Mtl的輸出映射的第二陣列{4X64}是通過以下述方式將第一陣列{4X16}中 的每一行(或列)擴展為4行而構建的，該方式為，在輸出組仏和O1中分配用于觀察每個 簇中的掃描鏈的輸出集合是唯一的，并且與輸出組A和O3共享最多K-Q個共用輸出。換言 之，定義了兩個類型的輸出，這樣輸出組Otl和O1與來自第一類型的2個正交分區(qū)相關，并且 輸出組&和O3與來自第二類型的2個正交分區(qū)相關。因此，一個塊中的掃描鏈對于第一類 型輸出而言共享最多一個輸出。而且，不同簇中的掃描鏈對相對于第二類型的輸出僅共享 最多一個輸出。結果輸出映射F是唯一的，在模式M0下，AMC可以容忍2個未知數(shù)值。當N 是奇數(shù)時，使用下述公式構建輸出映射F :x，(x+y)modN, (y+z)mod N和(y+2z)mod N，其中 N是用于每個分區(qū)的掃描鏈組的數(shù)量，并且每個公式確定對應的輸出組中的輸出，該輸出組 被分配用于觀察掃描鏈(X，1，ζ)?？偠灾?，上述過程是，如果存在N階的H個相互正交的拉丁正方形，就可以使用 兩個輸出映射合成組合AMC (N，K，Q，Τ)的非正式證明，該組合AMC在模式Mtl下可以容忍2 個未知數(shù)值；在模式M1下可以容忍KT-I個未知數(shù)值；在模式M2下可以容忍任意數(shù)量的未
知數(shù)值，其中K彡Η+2彡N，T彡Η+1并且1<Q$I^/2」。上述過程也是如果存在N階的H個相互正交的拉丁正方形，就可以使用單個輸出 映射合成組合AMC (N，K，Q，T)的非正式證明，該組合AMC在模式Mtl下可以容忍2個未知數(shù) 值，在模式M1下可以容忍T (K-I)個未知數(shù)值，在模式M2下可以容忍任意數(shù)量的未知數(shù)值，
其中K彡H+2彡N，K+T彡H+1并且1<(^1_尤/2」。例 5圖7示出了構建用于模式Mtl的輸出映射，當N = 4且K = 6時，其可以容忍在一 個移位循環(huán)中出現(xiàn)兩個未知數(shù)值。類似地，基于均為4階的水平正方形和拉丁正方形L(X， y) =x+y構建第一陣列{4X16}。接下來，基于第一陣列{4X16}以下述方式構建第二陣 列{4X64}，該方式為，為了觀察每個簇中的掃描鏈而分配的輸出在輸出Otl和O1的每一個組中是唯一的，被稱為第一類型，并且與輸出組O2和O3中的每一個相同，此處被稱為第二類 型。接下來，在此被稱為第三類型的輸出組O4和O5是由組合來自第一類型的輸出組O1與 來自第二類型的輸出組O2和O3中的每一個而構建的。結果是，分區(qū)集合Otl, O1, ...，05相 互正交。所得到的輸出映射H是唯一的，并且在模式Mtl下，AMC可以容忍2個未知數(shù)值。對 于N彡3，可以使用下述公式構建輸出映射H :x，(x+y)mod N，y，(y+z)mod N和(x+y+z)mod N，(x+2y+z)mod N，其中N是用于每個分區(qū)的掃描鏈組的數(shù)量，并且每個公式確定對應的輸 出組中的輸出，該輸出組被分配用于觀察掃描鏈(x，y，z)。類似地，可以使用下述公式構建 多達 7 個相互正交分區(qū)的完整組{x，(x+y)mod N, ζ, (z+x)mod N, (x+y+z)modN, (2x+y+z) mod N}, {y, (y+z)mod N, z, (z+x)mod N, (x+y+z)modN, (x+y+2z)mod N},以及{χ, (x+y)mod N, y, (y+z}mod N, z, (z+x)modN, (x+y+z)mod N}。總而言之，上述過程是在K彡6時，對于任何N彡3，可以使用相互正交的分區(qū)合成 用于模式Mtl的輸出映射的非正式證明，該輸出映射每個循環(huán)可以容忍2個未知數(shù)值。為了創(chuàng)建依序壓縮器，測試響應中的任何單個錯誤需要在至少L個連續(xù)移位循環(huán) 中產生唯一的錯誤指示，其中L是依序壓縮器的延遲，其被定義為將錯誤存儲到依序壓縮 器的依序元件中所需要的最大移位周期，該移位周期或者可以直接從集成電路的輸出中觀 察到，或者具有兩個或更多到兩個或更多依序元件的反饋回路。因此，構建依序AMC的必須 條件是由至少4個相互正交的分區(qū)定義輸出映射，這樣三個分區(qū)的至少三個子集也是相互 排斥的。例 6圖8 示出了當 N = 3，K = 4，Q = 2，并且 T = 2 時，有限 AMC(N，K，Q，T)的合成。 因此，有限AMC (N，K，Q，T)包括三個部分使用來自第一類型的2個正交分區(qū)(^和O1和來 自第二類型的2個正交分區(qū)&和O3基于輸出映射H構建的空間壓縮器，使用來自第三類型 的2個正交分區(qū)Ptl和P1構建的輸入選擇器，以及長度為N的4個輸出寄存器Rtl，R1, R2和 R3，上述寄存器連接到空間壓縮器的4個獨立的輸出組Otl = Iocitl, O01, O0J, O1 = Ioltl, O11, o12}，...，O3 — {o30，O31 j O32I ο基于公式X，(x+y)mod N, y和(y+z)mod N構建空間壓縮器，其中每個公式確定了 對應的輸出組中的一個輸出，該輸出組被分配用于觀察掃描鏈(x，y，z)。結果是，有限AMC 輸入端的任何單個錯誤將產生唯一的錯誤指示。使用公式(X+y+Z)mod N，和(X+2y+z)mod N，構建輸入選擇器，其中每個公式確定了用于選擇掃描鏈的對應分區(qū)中的一組掃描鏈。用 于選擇的分區(qū)Pc^PP1和用于觀察的Otl, O1, ...O3是相互正交的。類似地，在模式Mtl中，為 壓縮選擇全部掃描鏈，并且AMC (N，K，Q，T)在一個移位循環(huán)中可以容忍2個未知數(shù)值。在 模式Ml中，為壓縮選擇N2個掃描鏈組，并且AMC (N，K，Q，T)在一個移位循環(huán)中可以容忍4 個未知數(shù)值。在模式M2中，為壓縮選擇兩組掃描鏈的交集中的N個掃描鏈，并且AMC (N，K， Q，T)在一個移位循環(huán)中可以容忍任意數(shù)量的未知數(shù)值。由于有限AMC(N，K，Q，Τ)的不同的K組輸出連接到長度為N的K個輸出寄存器 R。，R1, ... , Rim，則可以實現(xiàn)在N個連續(xù)移位循環(huán)中為壓縮選擇的掃描鏈之間的X-掩蔽效 應。因此，每個錯誤具有唯一的提示，則可以在N個連續(xù)移位循環(huán)中，可以容忍任何未知數(shù) 值。接下來，通過為選定的移位循環(huán)掩蔽全部掃描鏈，或者通過最小化傳入輸出寄存器的未 知數(shù)值的數(shù)量來為壓縮選擇掃描鏈的方式，可以降低跨越多移位循環(huán)的X-掩蔽效應。如同所顯示的，串聯(lián)連接的輸出寄存器具有一個或多個共用反饋回路。在存在兩個或更多共用 反饋回路的情況下，需要通過以下方式構建分區(qū)從而完全避免χ-掩蔽效應，該方式為，可 以為壓縮單獨選擇每個掃描鏈。例 7圖9示出了當N = 4，K = 4，Q = 2，并且T = 3時，無限AMC(N，K，Q，T)的合成。類 似地，無限AMC(N，K，Q，T)包括1)使用來自第一類型的2個正交分區(qū)Otl和O1和來自第二 類型的2個分別被下述公式限定的正交分區(qū)O2和O3構建的空間壓縮器，該公式為X，(x+y) modN，和(y+z)mod N ；2)使用分別由下述公式限定的3個相互排斥的分區(qū)PQ，P1和P2的組構 建的輸入選擇器，該公式為z，(x+z)mod N，和(x+y+Z)mod N ；以及3)K = 4，長度為N的4 個輸出寄存器Rtl, R1^R2和R3,上述寄存器連接到空間壓縮器的4個獨立的輸出組Otl = Iocitl, O01, O02I, O1 = {o10, on, O12I, · · · , O3 = {o30, o31, O32I。用于觀察的全部分區(qū) O0, O1, . . . O3 禾口 用于選擇的分區(qū)Pc^P1和P2是相互正交的。因此，如果可以為壓縮獨立地選擇每個掃描鏈， 則分區(qū)Ptl, P1和P2是充足的。該情況保證了即使當在同一移位循環(huán)中，全部其它掃描鏈包 括未知數(shù)值時，也可以觀察每個掃描鏈。為了實現(xiàn)這個目標，分區(qū)Pc^P1和P2必須是彼此排 斥。輸出寄存器RcR1,&和民在此被稱為并行寄存器，并且由下述公式定義對于i= {0， 1，...，L-1}，r/+l =Oi十/^_1)ro)di其中0i是對應的輸出組中的第i個輸出，< 是移位循環(huán) t中的并行輸出寄存器的第i位，L是并行輸出寄存器的長度，并且對于i = {N，N+l，...， L-1} ,Oi = O0接下來，長度為Ltl和L1的并行輸出寄存器R4和&的第二集合，分別連接到 不同的輸出組O1和O2，這樣N，Ltl和L1是互為質數(shù)，即在集合{N，Ltl，LJ中每對的最大公約 數(shù)等于1?？偠灾瑹o限AMC (N，K，Q，T)具有用于壓縮的三種模式M。，M1和禮。在模式M0 下，選擇多達N3個掃描鏈用于壓縮。在模式M1下，選擇與一組掃描鏈及分區(qū)Ptl, P1. . . Ph相 關的多達N2個掃描鏈用于壓縮。在模式M2下，選擇兩組或多組掃描鏈的一系列交集和聯(lián)合 操作所定義的N2個掃描鏈用于壓縮。接下來，長度為N的K個并行輸出寄存器Rtl，R1, R2和 R3的第一集合被連接到無限AMC (N，K，Q，T)的不同輸出組Otl, O1,... Oh。結果是，無限AMC 的輸入端的任何單個錯誤都將為N個移位循環(huán)產生唯一的錯誤指示。此外，長度分別為Ltl 和L1的并行輸出寄存器R4和&的第二集合分別連接到無限AMC(N，K，Q，T)的不同的輸出 組Otl, O1,...，Oih，這樣N，L0和L1互質。相應地，AMC的輸入端的任何單個錯誤將為S = 60 個移位循環(huán)產生唯一的錯誤指示，其中S = NL0L10結果是，來自最多S個連續(xù)移位循環(huán)的測 試響應中不可能出現(xiàn)雙錯誤掩蔽效應。因此，無限AMC (N，K，Q，T)的范圍等于SN3。同樣， 由于在壓縮器范圍內每個錯誤具有唯一的指示，則即使當在壓縮器范圍中在測試響應中存 在錯誤和一個未知數(shù)值時，每個單個的錯誤將產生錯誤指示(最多S個連續(xù)移位循環(huán))。例 8圖10示出了用于合成無限AMC (N，K，Q，T)的第二種方式，其中，N = 4，K = 4，并且 Q = 2。這種情況下，長度為N的輸出寄存器R4和&的第二集合在此被稱為慢寄存器，慢寄 存器與第一集合中的輸出寄存器Rtl, R1, R2和民相比，對測試數(shù)據的移位分別慢N和N2倍。 慢輸出寄存器連接到輸出組，并且由下述公式定義對于i= {0，1，...，L-1}，當(t mod N)
=O時，= A d_1)m。d、當(t mod N)乒O時=Oi十r,'，其中0i是對應的輸出組中的第i個輸出，^t是移位循環(huán)t中的慢輸出寄存器的第i位，L是慢輸出寄存器的長度，以 及對于i = {N, N+1, ... , L-1}，Oi = 0。對于當前的無限AMC (N, K，Q，T)，輸入端的任何單 個錯誤將產生用于S = N3個連續(xù)移位循環(huán)的唯一錯誤指示。因此，無限AMC(N，K，Q，T)的 范圍等于N6，并且它被計算為全部輸出寄存器的長度的乘積。M 9圖11顯示了當N = 4，K = 4，并且Q = 2時，用于合成無限AMC(N，K，Q，T)的第 三種方式。這樣，包括長度分別為Ltl和L1的輸出寄存器R4和&所形成的第二集合在此稱 為奇偶校驗輸出寄存器，這樣N，L0和L1互質。因此，每個奇偶校驗輸出寄存器連接到一組 輸出，并且由下述公式定義對于i = {0，1，...，L-l}，<+1 =0。
權利要求1.一種數(shù)據處理設備，其特征在于包括集成電路，該集成電路包括壓縮測試響應數(shù)據的電路系統(tǒng)，該測試響應數(shù)據來自受測 集成電路中的掃描鏈，該電路系統(tǒng)包括第一邏輯門集合，其連接到所述掃描鏈；多個輸出寄存器，其經由第一邏輯門集合，從所述掃描鏈接收該測試響應數(shù)據，所述多 個輸出寄存器包括利用存儲在所述輸出寄存器中的數(shù)據來處理測試響應數(shù)據的第二邏輯 門集合和依序元件，(i)其中掃描鏈連接到所述多個輸出寄存器的每個寄存器中的至少一個依序元件上，并且( )其中所述掃描鏈的簇連接到所述多個輸出寄存器的輸出寄存器上，使得該簇是包 括至少兩個掃描鏈的掃描鏈的子集，并且使得對于包括來自所述多個輸出寄存器中的三個 寄存器的輸出寄存器三元組而言，所述輸出寄存器三元組至少包括第一對輸出寄存器對和 第二對輸出寄存器對，第一對和第二對具有至少一個不同的輸出寄存器對，并且其中在第 一對的輸出寄存器對之間共享掃描鏈的第一共用簇，并且在第二對的輸出寄存器對之間共 享掃描鏈的第二共用簇。
2.如權利要求1的數(shù)據處理設備，其特征在于，在所述多個輸出寄存器的寄存器之間 共享至少一個掃描鏈的簇，使得所述多個輸出寄存器的第一寄存器的依序元件與所述多個 輸出寄存器的第二寄存器的依序元件共享一個簇。
3.如權利要求1的數(shù)據處理設備，其特征在于，在連接到所述第一多個輸出寄存器的 不同寄存器的依序元件上的掃描鏈之間共享最多一個掃描鏈。
4.如權利要求1的數(shù)據處理設備，其特征在于，所述多個輸出寄存器的寄存器具有依 序元件的長度，并且所述多個輸出寄存器的至少兩個寄存器的長度具有不等于1的最大公 約數(shù)。
5.如權利要求1的數(shù)據處理設備，其特征在于，該多個輸出寄存器的至少一個寄存器 具有最多一個反饋回路。
6.如權利要求1的數(shù)據處理設備，其特征在于，該多個輸出寄存器的至少兩個寄存器 彼此串聯(lián)。
7.如權利要求1的數(shù)據處理設備，其特征在于，該多個輸出寄存器的至少兩個寄存器 彼此串聯(lián)，并且該多個輸出寄存器的所述至少兩個寄存器至少具有一個反饋回路。
8.一種數(shù)據處理設備，其特征在于包括壓縮裝置，被配置為壓縮來自集成電路和多個輸出寄存器的測試響應數(shù)據，該測試響 應數(shù)據包括多個位；映射裝置，被配置為將所述多個輸出寄存器的輸出寄存器的依序元件映射到該測試響 應數(shù)據的對應位集合，使得該測試響應數(shù)據的位屬于所述多個輸出寄存器的輸出寄存器的 依序元件的至少一個對應集合，其中滿足以下至少一個條件(i)掃描鏈組被連接到所述多個輸出寄存器的輸出寄存器上，使得該組是包含至少兩 個掃描鏈的掃描鏈的子集，并且使得掃描鏈組的同一組被連接到所述多個輸出寄存器的不 同輸出寄存器的依序元件上；以及( )掃描鏈的簇被連接到所述多個輸出寄存器的輸出寄存器上，使得該簇是包括至少 兩個掃描鏈的掃描鏈的子集，并且這樣對于包括來自多個輸出寄存器中的三個輸出寄存器 的輸出寄存器三元組而言，輸出寄存器三元組包括至少第一對輸出寄存器對和第二對輸出 寄存器對，該第一對和第二對具有至少一個不同的輸出寄存器對，并且其中在該第一對的 輸出寄存器對之間共享掃描鏈的第一共用簇，并且在該第二對的輸出寄存器對之間共享掃 描鏈的第二共用簇。
9.如權利要求8的數(shù)據處理設備，其特征在于，在依序元件集合的對應位集合之間共 享最多一個位，該依序元件集合包括來自所述多個輸出寄存器的輸出寄存器的至少一個 依序元件。
10.如權利要求8的數(shù)據處理設備，其特征在于，該測試響應數(shù)據中的兩個錯誤位產生 了錯誤指示，該設備還包括分析裝置，被配置為分析錯誤指示從而計算解釋錯誤指示的錯誤位集合的列表； 錯誤位映射裝置，被配置為將錯誤位集合映射到集成電路中失敗的掃描單元的列表；以及獲取裝置，被配置為基于失敗的掃描單元的列表，獲得用于診斷的故障候選的初始列表。
11.如權利要求8的數(shù)據處理設備，其特征在于還包括第一計算裝置，被配置為通過在該集成電路中注入第一故障，為測試圖案集合計算錯 誤指示，第一分析裝置，被配置為分析錯誤指示從而計算解釋錯誤指示的錯誤位集合的列表，以及第一確定裝置，被配置為基于解釋了第一故障的錯誤指示的錯誤位集合的數(shù)量，確定 是否將錯誤指示以及指向第一故障的指針存儲到故障字典中。
12.如權利要求11的數(shù)據處理設備，其特征在于還包括第二計算裝置，被配置為通過在該集成電路中注入第二故障，來計算用于測試圖案集 合的錯誤指示，其中第一故障和第二故障在同一扇出自由區(qū)域；第二分析裝置，被配置為分析錯誤指示從而計算解釋錯誤指示的錯誤位集合的列表； 量化裝置，被配置為量化解釋了該第一故障和第二故障的錯誤指示的錯誤位集合，以及第二確定裝置，被配置為基于解釋了該第一故障和第二故障的錯誤指示的錯誤位集合 的數(shù)量，來確定是否將錯誤指示以及指向同一扇出自由區(qū)域的指針存儲到故障字典中。
13.如權利要求11的數(shù)據處理設備，其特征在于還包括獲取裝置，被配置為基于故障 字典，在壓縮模式下獲取用于診斷的故障候選的初始列表。
14.一種數(shù)據處理設備，其特征在于包括合成裝置，被配置為通過至少在組、簇和多個分區(qū)之間分割多個掃描鏈來合成集成電 路的壓縮器電路，以壓縮從受測集成電路的多個掃描鏈中卸載的測試響應數(shù)據，使得對于 多個分區(qū)的每個分區(qū)而言，多個掃描鏈的掃描鏈屬于至少一個組；以及連接裝置，被配置為經由邏輯門將掃描鏈組連接到多個輸出寄存器，使得滿足至少一 個下述條件(i)該掃描鏈組的組被連接到所述多個輸出寄存器的不同輸出寄存器的依序元件上， 使得該組是包括至少兩個掃描鏈的掃描鏈的子集；并且(ii)掃描鏈的簇被連接到所述多個輸出寄存器的輸出寄存器上，使得簇是包括至少兩 個掃描鏈的掃描鏈的子集，并且這樣對于包括來自多個輸出寄存器中的三個輸出寄存器的 輸出寄存器三元組而言，輸出寄存器三元組包括至少第一對輸出寄存器對和第二對輸出寄 存器對，該第一對和第二對具有至少一個不同的輸出寄存器對，并且其中在該第一對的輸 出寄存器對之間共享掃描鏈的第一共用簇，并且在該第二對的輸出寄存器對之間共享掃描 鏈的第二共用簇。
15.如權利要求14的數(shù)據處理設備，其特征在于，所述多個輸出寄存器的寄存器具有 依序元件的長度，并且至少一對輸出寄存器的長度具有不等于1的最大公約數(shù)。
16.如權利要求14的數(shù)據處理設備，其特征在于，在該組之間共享簇中的至少一個簇， 這樣所述多個分區(qū)的第一分區(qū)的第一組與所述多個分區(qū)的第二分區(qū)的第二組共享一個共用簇。
17.如權利要求14的數(shù)據處理設備，其特征在于還包括應用裝置，被配置為向該壓縮 器電路應用至少一個下述配置(i)該多個輸出寄存器的至少一個輸出寄存器具有最多一個反饋回路， ( )該多個輸出寄存器的至少兩個寄存器彼此串聯(lián)，并且(iii)該多個輸出寄存器的至少兩個寄存器是(a)彼此串聯(lián)以及(b)具有至少一個反 饋回路。
18.如權利要求14的數(shù)據處理設備，其特征在于還包括注入裝置，被配置為在測試響應數(shù)據中注入多個錯誤位，從而對壓縮器電路識別注入 的多個錯誤的能力進行量化，以及能力改善裝置，被配置為改善壓縮器電路識別注入的多個錯誤的能力，其包括 第一增加裝置，被配置為增加所述多個分區(qū)的分區(qū)數(shù)量， 第二增加裝置，被配置為增加所述多個分區(qū)中至少一個分區(qū)的組的數(shù)量， 第三增加裝置，被配置為增加該多個輸出寄存器的至少一個輸出寄存器的依序元件的 數(shù)量，以及改變裝置，被配置為改變(a)和(b)之間的映射的裝置，其中(a)為多個分區(qū)的一個分 區(qū)中的掃描鏈組，(b)為多個輸出寄存器的一個輸出寄存器中的依序元件。
專利摘要本實用新型公開了一種數(shù)據處理設備，其包括集成電路，該集成電路包括壓縮測試響應數(shù)據的電路系統(tǒng)，該測試響應數(shù)據來自受測集成電路中的掃描鏈，該電路系統(tǒng)包括第一邏輯門集合，其連接到所述掃描鏈；多個輸出寄存器，其經由第一邏輯門集合，從所述掃描鏈接收該測試響應數(shù)據，所述多個輸出寄存器包括利用存儲在所述輸出寄存器中的數(shù)據來處理測試響應數(shù)據的第二邏輯門集合和依序元件。
文檔編號G06F17/50GK201867811SQ20092017804
公開日2011年6月15日 申請日期2009年8月31日 優(yōu)先權日2008年10月31日
發(fā)明者E·吉茨達爾斯基 申請人:新思科技有限公司