專利名稱：一種多通道閃存芯片陣列結構及其寫入和讀出方法
技術領域：
本發(fā)明涉及一種存儲設備及其寫入和讀出方法，尤其涉及一種多通道閃存陣列結
構及其寫入和讀出方法。
背景技術：
閃存作為一種新的非易失性存儲介質(zhì)，以其存儲密度大、攜帶方便、功耗低、掉電數(shù)據(jù)保持時間長及抗震性好等諸多優(yōu)點，已經(jīng)在消費類電子領域非常普及。在工業(yè)及軍工領域，也越來越受到重視和歡迎。在一些大容量數(shù)據(jù)存儲應用場合，往往會有多片閃存級聯(lián)或者組成整列使用，以擴大存儲空間和提高數(shù)據(jù)的吞吐量。但是，由于閃存在寫入數(shù)據(jù)后需要進行較長時間的等待，以確保數(shù)據(jù)正確寫入。典型的， 一次寫入需要等待200us，最大等待時間需要700us。如果按照正常的操作思路，向閃存中寫入數(shù)據(jù)后就進行等待，數(shù)據(jù)的寫入速度會很慢，無法滿足實際的使用要求。 在閃存使用過程中，最核心的問題就是如何提高數(shù)據(jù)的讀寫速度?，F(xiàn)有的解決方法中，有的也采用多個通道，但是公用一條數(shù)據(jù)總線，并不能實現(xiàn)真正意義上的并行處理；有的雖然使用多條總線，而且每條總線上也掛了多個芯片，但是每個通道上多個芯片的管理方法不能并行處理，并且為了取得高的寫入速度犧牲每個芯片的寫入等待時間，這樣會使得數(shù)據(jù)的不可靠性降低。

發(fā)明內(nèi)容
本發(fā)明的目的為解決現(xiàn)有技術中閃存數(shù)據(jù)讀寫速度慢的缺陷，提供了一種能夠快速讀寫閃存的多通道閃存陣列結構及其寫入和讀出方法。 本發(fā)明的技術解決方案為 —種多通道閃存芯片陣列結構，包括由閃存芯片，以及與閃存芯片連接的數(shù)據(jù)總線、控制總線和片選信號線構成的多個通道，每個閃存芯片對應與一條片選信號線，每個芯片的片選信號線獨立，其特殊之處是 所述每個通道內(nèi)的所有閃存芯片公用獨立于其他通道的一條數(shù)據(jù)總線和一條控制總線。 —種多通道閃存芯片陣列結構，包括由閃存芯片，以及與閃存芯片連接的數(shù)據(jù)總線、控制總線和片選信號線構成的多個通道，其特殊之處是 所述每個通道內(nèi)的閃存芯片構成閃存芯片組后進行級聯(lián)，每個通道內(nèi)的所有芯片組公用獨立于其他通道的一條數(shù)據(jù)總線和一條控制總線，每個芯片組內(nèi)的芯片共用控制總線和片選信號總線。
—種多通道閃存寫入方法，其特殊之處是
包含以下步驟 1]、命令和地址信息通過命令接口傳遞給命令解析單元； 2]、命令解析單元收到命令后，啟動數(shù)據(jù)接口管理單元和通道仲裁單元；
3]、通道仲裁單元根據(jù)地址信息進行通道的預分配，同時，數(shù)據(jù)接口管理單元從數(shù)據(jù)接口讀取數(shù)據(jù)，并傳遞給通道仲裁單元和數(shù)據(jù)分配單元； 4]、數(shù)據(jù)分配單元根據(jù)已經(jīng)分配好的通道號，直接把數(shù)據(jù)寫入對應通道的緩存中，然后由通道仲裁單元啟動相應的閃存時序產(chǎn)生模塊； 5]、相應的閃存時序產(chǎn)生模塊將該通道緩存中的數(shù)據(jù)通過與閃存時序產(chǎn)生模塊相應的通道內(nèi)的公用控制總線和數(shù)據(jù)總線寫入閃存芯片中； 6]、當數(shù)據(jù)分配單元完成向某通道的數(shù)據(jù)寫入后，仍有數(shù)據(jù)需要寫入時，又可重新
從數(shù)據(jù)接口讀取數(shù)據(jù)，進行下一周期的數(shù)據(jù)寫入工作。 上述步驟5]中的數(shù)據(jù)寫入閃存芯片時，包含以下步驟 501]、占用相應通道內(nèi)的第一個閃存芯片的實際寫入時間，通過控制總線和數(shù)據(jù)總線向第一個閃存芯片寫入數(shù)據(jù)； 502]、利用當前閃存芯片的寫入等待時間，通過控制總線和數(shù)據(jù)總線向下一個閃存芯片繼續(xù)寫入數(shù)據(jù)； 503]、依照步驟502]的方式，利用第一個閃存芯片的寫入等待時間，依次向通道
內(nèi)剩余的閃存芯片寫入數(shù)據(jù)，直至通道內(nèi)的所有閃存芯片完成一次數(shù)據(jù)寫入工作，而且當
第一個閃存芯片的寫入等待時間結束，相應通道內(nèi)的寫入操作一周完畢； 504]、返回步驟501]，重新向第一個閃存芯片寫入數(shù)據(jù)，開始新的寫入操作，直至
所有數(shù)據(jù)的寫入工作完成，循環(huán)寫入操作完畢。 —種多通道閃存讀出方法，其特殊之處是 包含以下步驟 1]、命令和地址信息通過命令接口傳遞給命令解析單元； 2]、命令解析單元分析數(shù)據(jù)和命令后，將轉換后的命令和地址傳遞給通道仲裁和數(shù)據(jù)分配單元； 3]、通過通道仲裁單元單元啟動相應通道的時序產(chǎn)生模塊； 4]、通過與閃存時序產(chǎn)生模塊相應的通道內(nèi)的公用控制總線和數(shù)據(jù)總線從閃存芯片中讀取數(shù)據(jù)，存放在相應的通道緩存中； 5]、通知通道仲裁和數(shù)據(jù)分配單元，從通道緩存中讀取數(shù)據(jù)，通過數(shù)據(jù)接口管理單元將數(shù)據(jù)傳給數(shù)據(jù)接口； 6]、當數(shù)據(jù)接口管理單元完成向某通道的數(shù)據(jù)讀出后，仍有數(shù)據(jù)需要讀出時，又可
重新從閃存芯片讀取數(shù)據(jù)，進行下一周期的數(shù)據(jù)讀出工作。
本發(fā)明具有如下優(yōu)點 1、閃存讀寫速度快。速度上可以突破閃存的理論讀寫速度，使得閃存的讀寫速度
可以達到100MByte/s以上，以適應高速接口標準如PATA、 SATA、1394和USB等。 2、數(shù)據(jù)寫入可靠性高?？煽啃陨蠂栏癜凑臻W存操作的時間特性進行等待，確保在
各種條件下數(shù)據(jù)的可靠性。


圖1為本發(fā)明閃存芯片陣列結構示意圖。 圖2為本發(fā)明每個通道內(nèi)的閃存芯片讀寫流水線管理方法示意圖。
圖3為本發(fā)明閃存芯片數(shù)據(jù)讀寫流程圖。
具體實施例方式
本發(fā)明的一種多通道閃存芯片陣列結構，包括由閃存芯片，以及與閃存芯片連接的數(shù)據(jù)總線、控制總線和片選信號線構成的多個通道，每個閃存芯片對應與一條片選信號線，每個芯片的片選信號線獨立，每個通道內(nèi)的所有閃存芯片公用獨立于其他通道的一條數(shù)據(jù)總線和一條控制總線。當每個通道內(nèi)的閃存芯片構成閃存芯片組級聯(lián)時，芯片組由2個或者4個芯片拼合成16位或者32位寬的數(shù)據(jù)總線，構建芯片組的目的是為了增加位寬，提高單位時間內(nèi)數(shù)據(jù)的寫入速度，芯片組內(nèi)的芯片共用控制總線和片選總線，數(shù)據(jù)總線不共用。 本發(fā)明采用多通道，即多維陣列的方法管理閃存芯片，閃存芯片陣列結構參見圖1。由多片芯片組成行列結構。構成一個閃存陣列。例如，每行有16個閃存芯片，每兩個閃存芯片為一對，構成16位的數(shù)據(jù)總線，每一對芯片共用控制總線和片選信號線。8對閃存芯片共享16位數(shù)據(jù)總線和公用的一條控制總線。每對芯片的片選信號線獨立。這8對芯片所共享的一條16位數(shù)據(jù)總線和一條控制總線，以及每一對芯片對應的片選信號線共同構成一個獨立的通道。 每個通道中的閃存芯片通過級聯(lián)共享一條數(shù)據(jù)總線和控制總線，各芯片都有自己獨立的片選信號。由于一條總線上有多個芯片，例如，可以采用如圖l所示的多通道4對芯片級聯(lián)，本發(fā)明的閃存芯片讀寫方法提高總線利用率，從而提高數(shù)據(jù)的寫入速度。本發(fā)明中，每個閃存通道都有自己獨立的通道緩存，獨立的時序產(chǎn)生模塊，有字節(jié)獨立的數(shù)據(jù)和控制總線。這樣多個通道可以并行工作，互不影響。并且，由硬件邏輯來實現(xiàn)數(shù)據(jù)到各個通道上的自動分配，大大的提高了數(shù)據(jù)的傳輸速度。整個閃存芯片陣列由多個通道構成，每增加一個通道，理論上數(shù)據(jù)的讀寫速度增加一倍，突破閃存的極限讀寫速度限制，在擴大存儲容量的同時，也可以成倍的提高數(shù)據(jù)的吞吐率。陣列的通道個數(shù)可根據(jù)實際需要而定。理論上，如果控制閃存的MCU或者FPGA的資源夠用，且前端沒有速度瓶頸，則采用本發(fā)明所提供的方法，閃存的讀寫速度是沒有上限的。 本發(fā)明的閃存陣列管理方法基于FPGA來實現(xiàn)。圖3中的虛線部分描述了多通道
閃存陣列結構的管理單元，其中管理單元包含以下幾個部分組成命令解析單元、數(shù)據(jù)接口
管理單元、通道仲裁和數(shù)據(jù)分配單元、各個通道緩存和每個通道的閃存時序產(chǎn)生單元。 每個通道都對應自己獨立的通道緩存和閃存時序產(chǎn)生單元，每個閃存時序產(chǎn)生單
元對應一條閃存的數(shù)據(jù)總線和數(shù)據(jù)總線，即控制著一行的閃存芯片。其中， 命令解析單元負責和外部微控制器進行通信，對外部傳入的命令進行解析，并把
這些命令傳遞到管理單元內(nèi)部的模塊，是整個管理單元的命令通道。 數(shù)據(jù)接口管理單元負責數(shù)據(jù)的傳遞，類似于一個DMA控制器的功能。DMA的中文名稱叫做直接內(nèi)存訪問，是一種不經(jīng)過CPU而直接與內(nèi)存進行數(shù)據(jù)交換的計算機工作模式，它的好處在于降低了 CPU的負擔，且大大的提高了數(shù)據(jù)交互的速度
通道仲裁和數(shù)據(jù)分配單元負責數(shù)據(jù)到通道的分配。 數(shù)據(jù)接口負責從外部的數(shù)據(jù)存儲器或者外部數(shù)據(jù)總線上讀取數(shù)據(jù)或者向外部傳輸數(shù)據(jù)，是整個管理單元的數(shù)據(jù)通道。數(shù)據(jù)接口可以是外部存儲器，也可以是微控制器的數(shù)據(jù)總線。 命令接口可以是雙口 RAM存儲器，也可以是微控制器的控制總線。
本發(fā)明的一種多通道閃存寫入方法，包含有以下步驟 1]、命令和地址信息通過命令接口傳遞給命令解析單元； 2]、命令解析單元收到命令后，啟動數(shù)據(jù)接口管理單元和通道仲裁單元； 3]、通道仲裁單元根據(jù)地址信息進行通道的預分配，同時，數(shù)據(jù)接口管理單元從數(shù)
據(jù)接口讀取數(shù)據(jù)，并傳遞給通道仲裁單元和數(shù)據(jù)分配單元； 4]、數(shù)據(jù)分配單元根據(jù)已經(jīng)分配好的通道號，直接把數(shù)據(jù)寫入對應通道的緩存中，然后由通道仲裁單元啟動相應的閃存時序產(chǎn)生模塊； 5]、相應的閃存時序產(chǎn)生模塊將該通道緩存中的數(shù)據(jù)通過與閃存時序產(chǎn)生模塊相應的通道內(nèi)的公用控制總線和數(shù)據(jù)總線寫入閃存芯片中； 6]、當數(shù)據(jù)分配單元完成向某通道的數(shù)據(jù)寫入后，仍有數(shù)據(jù)需要寫入時，又可重新從數(shù)據(jù)接口讀取數(shù)據(jù)，進行下一周期的數(shù)據(jù)寫入工作。 圖3中通道緩存左側的幾個單元協(xié)同工作，只負責數(shù)據(jù)接口上數(shù)據(jù)向空閑通道緩存的搬移；通道緩存右側的閃存時序產(chǎn)生模塊負責數(shù)據(jù)向本通道內(nèi)各個閃存芯片的寫入。這兩部分并行工作，互不影響，極大的提高了數(shù)據(jù)的吞吐率。 每個通道的時序產(chǎn)生模塊在管理該通道的芯片時，例如通道內(nèi)有4個芯片，采用圖2所示的每個通道內(nèi)的閃存芯片讀寫流水線管理方法。當寫完第一個芯片組后，讓當前芯片組的芯片處于寫等待狀態(tài)，立即轉入下一個芯片的操作，并不因為第一組芯片處于寫等待狀態(tài)而使得總線空閑。以此類推，當循環(huán)操作一周后回到第一個芯片組，剛好第一組芯片的寫等待時間完成，又可進行下一輪的操作。這種流水線管理芯片組的方法保證每個通道的數(shù)據(jù)總線總是處于繁忙狀態(tài)，從而提高了每個通道的數(shù)據(jù)傳輸速度。而且，由于每個芯片的寫等待時間得到了保證，也就保證了數(shù)據(jù)寫入的可靠性。 因此，在上述的步驟5]中，每個單通道的數(shù)據(jù)寫入還可以包含以下步驟 501]、占用相應通道內(nèi)的第一個閃存芯片的實際寫入時間，通過控制總線和數(shù)據(jù)
總線向第一個閃存芯片寫入數(shù)據(jù)； 502]、利用第一個閃存芯片的寫入等待時間，通過控制總線和數(shù)據(jù)總線向下一個閃存芯片繼續(xù)寫入數(shù)據(jù)； 503]、依照步驟502]的方式，利用當前閃存芯片的寫入等待時間，依次向通道內(nèi)剩余的閃存芯片寫入數(shù)據(jù)，直至通道內(nèi)的所有閃存芯片完成一次數(shù)據(jù)寫入工作，而且當?shù)谝粋€閃存芯片的寫入等待時間結束，相應通道內(nèi)的寫入操作一周完畢； 504]、返回步驟501]，重新向第一個閃存芯片寫入數(shù)據(jù)，開始新的寫入操作，直至所有數(shù)據(jù)的寫入工作完成，循環(huán)寫入操作完畢。 所述的步驟504]的含義為，當閃存芯片完成一個周期的寫入后仍然有數(shù)據(jù)需要寫入時，再依照步驟501]至503]循環(huán)進行數(shù)據(jù)寫入，直至所有數(shù)據(jù)的寫入工作完成。這樣保證了每個通道內(nèi)的數(shù)據(jù)總線總是處于繁忙狀態(tài)，不會由于數(shù)據(jù)的寫入等待時間而降低速度，從而提高每個通道的數(shù)據(jù)傳輸速度。 本發(fā)明的閃存數(shù)據(jù)讀取方法同上述的閃存數(shù)據(jù)寫入方法相反。
本發(fā)明的一種多通道閃存讀出方法，包含有以下步驟
1]、命令和地址信息通過命令接口傳遞給命令解析單元； 2]、命令解析單元分析數(shù)據(jù)和命令后，將轉換后的命令和地址傳遞給通道仲裁和 數(shù)據(jù)分配單元； 3]、通過通道仲裁單元啟動相應通道的時序產(chǎn)生模塊； 4]、通過與閃存時序產(chǎn)生模塊相應的通道內(nèi)的公用控制總線和數(shù)據(jù)總線從閃存芯 片中讀取數(shù)據(jù)，存放在相應的通道緩存中； 5]、通知通道仲裁和數(shù)據(jù)分配單元，從通道緩存中讀取數(shù)據(jù)，通過數(shù)據(jù)接口管理單 元將數(shù)據(jù)傳給數(shù)據(jù)接口； 6]、當數(shù)據(jù)接口管理單元完成向某通道的數(shù)據(jù)讀出后，仍有數(shù)據(jù)需要讀出時，又可 重新從閃存芯片讀取數(shù)據(jù)，進行下一周期的數(shù)據(jù)讀出工作。 讀取數(shù)據(jù)的時候，通道仲裁和數(shù)據(jù)分配單元有可以一次啟動多個通道進行數(shù)據(jù)讀 操作，每個通道讀取數(shù)據(jù)以后都存放在對應的通道緩存中，由通道仲裁和數(shù)據(jù)分配單元負 責把數(shù)據(jù)讀出向前傳遞。當通道緩存數(shù)據(jù)被讀出以后，如果該通道還有等待讀取的命令，又 可進行下一次的讀操作。所以，當讀操作時，通道緩存右側的單元只負責數(shù)據(jù)從閃存陣列讀 出，并寫入到通道緩存中。通道緩存左側的單元協(xié)同工作，負責數(shù)據(jù)從通道緩存中讀出，傳 遞到數(shù)據(jù)接口上。兩部分仍然是并行工作，互不干擾。 本發(fā)明的閃存數(shù)據(jù)寫入方法保證了每個芯片的操作時序正確，并且確保數(shù)據(jù)的寫 入閃存芯片的等待時間嚴格按照閃存芯片提供的參數(shù)最大值來操作，這樣就保證了在惡劣 的外部環(huán)境中，數(shù)據(jù)依然能夠可靠的寫入到閃存芯片中。具體的講，就是在前一個芯片處于 寫等待的狀態(tài)時，立刻轉入到下一個所在位置閃存芯片進行寫操作，依此類推，順序?qū)戦W存 芯片，當單通道內(nèi)的芯片均完成了一次數(shù)據(jù)寫操作后，單通道內(nèi)的第一個芯片即第一次進 行數(shù)據(jù)寫入操作的閃存芯片正好處于等待完成狀態(tài)，這樣又可以進行下一次的數(shù)據(jù)寫入。 在保證了數(shù)據(jù)的寫入速度的同時，有保證了數(shù)據(jù)的寫入可靠性。而且，由于每個芯片的寫等 待時間得到了充足的保證，也就實現(xiàn)了數(shù)據(jù)寫入的可靠性。而在有單通道構成的多通道閃 存中，每增加一個本發(fā)明所述的單通道便會使得構成的多通道閃存的讀寫速度比原先的單
通道讀寫速度增加一倍，從而大幅提高閃存的讀寫速度。
權利要求
一種多通道閃存芯片陣列結構，包括由閃存芯片，以及與閃存芯片連接的數(shù)據(jù)總線、控制總線和片選信號線構成的多個通道，每個閃存芯片對應與一條片選信號線，每個芯片的片選信號線獨立，其特征在于所述每個通道內(nèi)的所有閃存芯片公用獨立于其他通道的一條數(shù)據(jù)總線和一條控制總線。
2. —種多通道閃存芯片陣列結構，包括由閃存芯片，以及與閃存芯片連接的數(shù)據(jù)總線、 控制總線和片選信號線構成的多個通道，其特征在于所述每個通道內(nèi)的閃存芯片構成閃存芯片組后進行級聯(lián)，每個通道內(nèi)的所有芯片組公 用獨立于其他通道的一條數(shù)據(jù)總線和一條控制總線，每個芯片組內(nèi)的芯片共用控制總線和 片選信號總線。
3. —種多通道閃存寫入方法，其特征在于 包含以下步驟1]、命令和地址信息通過命令接口傳遞給命令解析單元；2]、命令解析單元收到命令后，啟動數(shù)據(jù)接口管理單元和通道仲裁單元；3]、通道仲裁單元根據(jù)地址信息進行通道的預分配，同時，數(shù)據(jù)接口管理單元從數(shù)據(jù)接口讀取數(shù)據(jù)，并傳遞給通道仲裁單元和數(shù)據(jù)分配單元；4]、數(shù)據(jù)分配單元根據(jù)已經(jīng)分配好的通道號，直接把數(shù)據(jù)寫入對應通道的緩存中，然后由通道仲裁單元啟動相應的閃存時序產(chǎn)生模塊；5]、相應的閃存時序產(chǎn)生模塊將該通道緩存中的數(shù)據(jù)通過與閃存時序產(chǎn)生模塊相應的通道內(nèi)的公用控制總線和數(shù)據(jù)總線寫入閃存芯片中；6]、當數(shù)據(jù)分配單元完成向某通道的數(shù)據(jù)寫入后，仍有數(shù)據(jù)需要寫入時，又可重新從數(shù)據(jù)接口讀取數(shù)據(jù)，進行下一周期的數(shù)據(jù)寫入工作。
4. 根據(jù)權利要求3所述的一種多通道閃存寫入方法，其特征在于 所述步驟5]中的數(shù)據(jù)寫入閃存芯片時，包含以下步驟501]、占用相應通道內(nèi)的第一個閃存芯片的實際寫入時間，通過控制總線和數(shù)據(jù)總線 向第一個閃存芯片寫入數(shù)據(jù)；502]、利用當前閃存芯片的寫入等待時間，通過控制總線和數(shù)據(jù)總線向下一個閃存芯 片繼續(xù)寫入數(shù)據(jù)；503]、依照步驟502]的方式，利用第一個閃存芯片的寫入等待時間，依次向通道內(nèi)剩 余的閃存芯片寫入數(shù)據(jù)，直至通道內(nèi)的所有閃存芯片完成一次數(shù)據(jù)寫入工作，而且當?shù)谝?個閃存芯片的寫入等待時間結束，相應通道內(nèi)的寫入操作一周完畢；504]、返回步驟501]，重新向第一個閃存芯片寫入數(shù)據(jù)，開始新的寫入操作，直至所有 數(shù)據(jù)的寫入工作完成，循環(huán)寫入操作完畢。
5. —種多通道閃存讀出方法，其特征在于 包含以下步驟1]、命令和地址信息通過命令接口傳遞給命令解析單元；2]、命令解析單元分析數(shù)據(jù)和命令后，將轉換后的命令和地址傳遞給通道仲裁和數(shù)據(jù) 分配單元；3]、通過通道仲裁單元單元啟動相應通道的時序產(chǎn)生模塊；4]、通過與閃存時序產(chǎn)生模塊相應的通道內(nèi)的公用控制總線和數(shù)據(jù)總線從閃存芯片中讀取數(shù)據(jù)，存放在相應的通道緩存中；5]、通知通道仲裁和數(shù)據(jù)分配單元，從通道緩存中讀取數(shù)據(jù)，通過數(shù)據(jù)接口管理單元將 數(shù)據(jù)傳給數(shù)據(jù)接口；6]、當數(shù)據(jù)接口管理單元完成向某通道的數(shù)據(jù)讀出后，仍有數(shù)據(jù)需要讀出時，又可重新 從閃存芯片讀取數(shù)據(jù)，進行下一周期的數(shù)據(jù)讀出工作。
全文摘要
本發(fā)明涉及一種多通道閃存芯片陣列結構及其寫入和讀出方法，解決現(xiàn)有技術中閃存數(shù)據(jù)讀寫速度慢的缺陷。包括由閃存芯片，數(shù)據(jù)總線、控制總線和片選信號線構成的多個通道，每個閃存芯片對應與一條片選信號線，每個芯片的片選信號線獨立，每個通道內(nèi)的所有閃存芯片公用獨立于其他通道的一條數(shù)據(jù)總線和一條控制總線。數(shù)據(jù)寫入時，命令和地址信息通過命令接口傳遞給命令解析單元；啟動數(shù)據(jù)接口管理單元和通道仲裁單元；通道仲裁單元根據(jù)地址信息進行通道的預分配，并傳遞給通道仲裁單元和數(shù)據(jù)分配單元；把數(shù)據(jù)寫入對應通道的緩存中，然后由通道仲裁單元啟動相應的閃存時序產(chǎn)生模塊；最后寫入閃存芯片中。閃存讀寫速度快，數(shù)據(jù)寫入可靠性高。
文檔編號G06F13/16GK101740102SQ20081023222
公開日2010年6月16日 申請日期2008年11月11日 優(yōu)先權日2008年11月11日
發(fā)明者崔建杰 申請人:西安奇維測控科技有限公司