專利名稱：多路徑可存取半導(dǎo)體存儲(chǔ)器器件及操作其的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器器件。具體來(lái)說(shuō)，涉及一種具有共享寄存 器的多路徑可存取半導(dǎo)體存儲(chǔ)器器件及操作其的方法。
背景技術(shù)：
通常，具有多個(gè)存取端口的半導(dǎo)體存儲(chǔ)器器件可以被稱為多端口存儲(chǔ) 器，更具體地說(shuō)，具有兩個(gè)存取端口的存儲(chǔ)器器件可以被稱為雙端口存儲(chǔ)器。 本領(lǐng)域?qū)Φ湫偷碾p端口存儲(chǔ)器可能是熟知的，如圖像處理視頻存儲(chǔ)器，其， 有以隨機(jī)順序進(jìn)行存取的隨機(jī)存取存儲(chǔ)器(RAM )和僅以串行順序進(jìn)行存取 的順序存取存儲(chǔ)器(SAM)。
與上述多端口存儲(chǔ)器相反，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)可以被稱為 多路徑可存取半導(dǎo)體存儲(chǔ)器器件，多個(gè)處理器可以通過(guò)在由DRAM單元構(gòu) 成的存儲(chǔ)單元陣列中的、具有多個(gè)存取端口的共享存儲(chǔ)區(qū)域?qū)υ揇RAM進(jìn) 行存取。
在新近的移動(dòng)通信系統(tǒng)中，例如，手持多媒體播放器、手持電話、或 PDA等，已經(jīng)實(shí)現(xiàn)了適用于一個(gè)系統(tǒng)的、采用多個(gè)處理器的多處理器系統(tǒng)， 以便獲得更高的速度和更流暢的功能操作。
在傳統(tǒng)的多處理器系統(tǒng)中，對(duì)存儲(chǔ)區(qū)域的存取可以被多個(gè)處理器共享。 在該傳統(tǒng)系統(tǒng)中，存儲(chǔ)陣列可以包括第一、第二和第三部分。第一部分可以 只被第一處理器存取，第二部分可以只被第二處理器存取，而第三部分可以 是共享存儲(chǔ)區(qū)域，可以被第一和第二處理器二者存取。
在普通的多處理器系統(tǒng)中，存儲(chǔ)處理器的引導(dǎo)代碼的非易失性存儲(chǔ)器， 如閃存，可以適用于任何處理器，而易失性存儲(chǔ)器，如DRAM,也可以連接
到任何對(duì)應(yīng)的處理器。即，DRAM和閃存的結(jié)構(gòu)二者均可以適用于每個(gè)處理 器。于是，多處理器系統(tǒng)的配置變得愈加復(fù)雜，因此增加系統(tǒng)開(kāi)銷。
如圖l所示，提供了適用于移動(dòng)通信設(shè)備的傳統(tǒng)多處理器系統(tǒng)。圖l是 示意性地說(shuō)明具有多路徑可存取DRAM的多處理器系統(tǒng)的框圖。
如圖1所示，在包括兩個(gè)或更多個(gè)處理器100和200的多處理器系統(tǒng)中， DRAM 400和閃存300可以被共享，并且可以通過(guò)多^各徑可存取DRAM 400 獲得處理器100和200之間的數(shù)據(jù)接口。在圖1中，雖然沒(méi)有被直接連接到 閃存300，但是第一處理器100可以通過(guò)多路徑可存取DRAM 400間接存取 閃存300。
第一處理器IOO可以作為執(zhí)行確定任務(wù)的基帶處理器運(yùn)行，確定任務(wù)例 如通信信號(hào)的調(diào)制和解調(diào)，而第二處理器200可以作為執(zhí)行用戶便利功能 (user convenience fUnction)的應(yīng)用處理器運(yùn)4亍，用戶i"更利功能例如處理通 信數(shù)據(jù)或游戲等，或者反之亦然?？商鎿Q地，處理器可以執(zhí)行其它功能。
閃存300可以是具有NOR結(jié)構(gòu)的NOR閃存，或者是具有NAND結(jié)構(gòu) 的NAND閃存，用于單元陣列配置。NOR閃存或NAND閃存可以是包括存 儲(chǔ)單元陣列的非易失性存儲(chǔ)器，該存儲(chǔ)單元陣列由多個(gè)存儲(chǔ)單元構(gòu)成。多個(gè) 存儲(chǔ)單元中的每一個(gè)包括具有浮置柵的MOS晶體管。這種非易失性存儲(chǔ)器 可以適配用于保持所存儲(chǔ)的數(shù)據(jù)，即使電源被切斷，并且可以用于存儲(chǔ)例如 手持裝置的引導(dǎo)代碼和存儲(chǔ)數(shù)據(jù)。
此外，多路徑可存取DRAM 400可以作為主存儲(chǔ)器運(yùn)行，該主存儲(chǔ)器用 于處理器100和200的數(shù)據(jù)處理。如圖l和圖2所示，多路徑可存取DRAM 400可以通過(guò)不同端口 ，如連4妄到相應(yīng)系統(tǒng)總線B1和B2的端口 60和61, -故第一和第二處理器100和200存取。這種具有多個(gè)端口的配置不同于只有 一個(gè)端口的普通DRAM。
圖2是提供圖1所示的DRAM 400的工作特性的電路的示意性視圖。
參考圖2，在多路徑可存取DRAM 400中，四個(gè)存儲(chǔ)區(qū)域10、 11、 12 和13可以構(gòu)成存儲(chǔ)單元陣列。例如，存儲(chǔ)庫(kù)(bank) A IO可以通過(guò)第一端 口 60被第一處理器100專門存取，而存儲(chǔ)庫(kù)C12和D13，可以通過(guò)第二端 口 61 :故第二處理器200專門存取。存儲(chǔ)庫(kù)B 11可以通過(guò)端口 60和61被第 一和第二處理器100和200二者存取。結(jié)果，在存儲(chǔ)單元陣列中，存儲(chǔ)庫(kù)B 11可以被分配為共享存儲(chǔ)區(qū)域，而存儲(chǔ)庫(kù)A 10、 C 12和D 13可以被分配為
專用存儲(chǔ)區(qū)域，其只能各自被相應(yīng)的處理器存取。四個(gè)存儲(chǔ)區(qū)域10-13可以 各自由DRAM的存儲(chǔ)庫(kù)單元構(gòu)成。存儲(chǔ)庫(kù)單元在存儲(chǔ)量上有所不同，如64 兆位(Mb)、 128Mb、 256Mb、 512Mb、 1024 Mb等。
在圖2中，內(nèi)部寄存器50可以作為用于提供在處理器IOO和200之間 接口的接口單元運(yùn)行，以使得內(nèi)部寄存器50可以被第一和第二處理器100 和200 二者存取。內(nèi)部寄存器50可以由例如觸發(fā)器、數(shù)據(jù)鎖存器、SRAM 單元或本領(lǐng)域內(nèi)已知的其它存儲(chǔ)單元構(gòu)成。內(nèi)部寄存器50可以包括信號(hào)量 (semaphore )區(qū)域51 、第 一信箱區(qū)域52 (信箱A到B )、第二信箱區(qū)域53 (信箱B到A)、校驗(yàn)位區(qū)域54、保留區(qū)域55。區(qū)域51-55可以通過(guò)其特定 行地址被共同啟用、和/或通過(guò)所施加的列地址被分別存取。例如，當(dāng)表示共 享存^f諸區(qū)i或11的凈爭(zhēng)定4亍區(qū)i或121的4亍;也址lFFF800h— lFFFFFFh尋皮施力口時(shí)， 共享存儲(chǔ)區(qū)域的部分區(qū)域121可以被禁用，且內(nèi)部寄存器50可以^皮啟用。
在信號(hào)量區(qū)域51中， 一個(gè)本領(lǐng)域所熟知的術(shù)語(yǔ)，可以寫入用于共享存 儲(chǔ)區(qū)域11的控制授權(quán)，并且在第一和第二信箱區(qū)域52和53中，可以根據(jù) 預(yù)定的傳llT方向?qū)懭隵會(huì)對(duì)應(yīng)處理器(counterpart processor )的消息。消息可 以包括、但不限于授權(quán)請(qǐng)求、諸如閃存的邏輯/物理地址這樣的傳輸數(shù)據(jù)、數(shù) 據(jù)大小或存儲(chǔ)數(shù)據(jù)的共享存儲(chǔ)器的地址、諸如預(yù)充電命令這樣的命令等等。
控制單元30可以控制路徑，以便操作性地將共享存儲(chǔ)區(qū)域11連接到第 一和第二處理器100和200中的一個(gè)。連接在第一端口 60和控制單元30之 間的信號(hào)線Rl可以傳輸來(lái)自第一處理器100的、通過(guò)總線Bl施加的第一 外部信號(hào)。連接在第二端口 61和控制單元30之間的信號(hào)線R2可以傳輸從 第二處理器200的、通過(guò)總線B2施加的第二外部信號(hào)。第一和第二外部信 號(hào)可以包括通過(guò)第一和第二端口 60和61被分別施加的行地址選通脈沖信號(hào) RASB、寫使能信號(hào)WEB和/或存儲(chǔ)庫(kù)選擇地址BA。利用每一個(gè)傳輸路徑判 決信號(hào)MA、 MB，信號(hào)線Cl和C2可以被分別連接在控制單元30和多路復(fù) 用器40和41之間，以便操作性地將共享存儲(chǔ)區(qū)域11連接到第一或第二端 口 60或61。
圖3是說(shuō)明存取圖2中的存儲(chǔ)庫(kù)10-13和內(nèi)部寄存器50的地址分配的 視圖。例如，每個(gè)存儲(chǔ)庫(kù)可以具有16兆字節(jié)(MB)的容量，而作為共享存 儲(chǔ)區(qū)域的、存儲(chǔ)庫(kù)B11的2千字節(jié)(KB)可以被確定為禁用區(qū)域。也就是 說(shuō)，可以將使能DRAM中的共享存儲(chǔ)區(qū)域11的一個(gè)可選行的特定行地址
(lFFF800h - lFFFFFFh， 2 KB大小=1行大小)可變地分配給內(nèi)部寄存器 50作為接口單元。然后，當(dāng)施加特定行地址(lFFF800h-lFFFFFFh)時(shí)， 可以禁用共享存儲(chǔ)區(qū)域11的相應(yīng)的特定字線121，但是可以啟用內(nèi)部寄存器 50。結(jié)果，從系統(tǒng)的角度，可以通過(guò)使用直接地址映射方法來(lái)存取信號(hào)量區(qū) 域51以及信箱區(qū)域52和53，而從DRAM內(nèi)部角度，可以解碼對(duì)應(yīng)于禁用 地址的命令，由此執(zhí)行到DRAM內(nèi)部的寄存器的映射。因此，芯片組的存
3中，信號(hào)量區(qū)域51、第一信箱區(qū)域52和第二信箱區(qū)域53可以，例如，各 自被分配16位，而校驗(yàn)位區(qū)域54可以被分配4位。
在圖1中的包括具有共享存儲(chǔ)區(qū)域的DRAM400的多處理器系統(tǒng)中，如 以上圖2和圖3所述，DRAM和/或閃存可以被共用，而不用必須分配給每 個(gè)處理器，從而可以降低系統(tǒng)的規(guī)模和復(fù)雜度以及存儲(chǔ)器的數(shù)量。
在圖1中所示的傳統(tǒng)多路徑可存取DRAM 400可以是，例如，作為 oneDRAM⑧銷售的DRAM。 DRAM 400可以是ftision memory (融合式存儲(chǔ) 器)芯片，其可以提高移動(dòng)設(shè)備中通信處理器和媒體處理器之間的數(shù)據(jù)處理 速度。通常，兩個(gè)處理器需要兩個(gè)存儲(chǔ)器緩存器。但是DRAM 400可以通過(guò) 單個(gè)芯片在處理器之間路由(route)數(shù)據(jù)，由此降低或消除對(duì)兩個(gè)存儲(chǔ)器緩 存器的需求。DRAM 400可以通過(guò)采用雙端口的方法來(lái)縮短在處理器之間傳 輸數(shù)據(jù)所需的時(shí)間。DRAM 400可以替換高性能智能手機(jī)和其它多媒體手機(jī) 中的至少兩個(gè)移動(dòng)存儲(chǔ)器芯片。隨著處理器之間的數(shù)據(jù)處理速度的提高， DRAM400可以降低功耗(達(dá)百分之30)和所需芯片的數(shù)量，同時(shí)，與本領(lǐng) 域已知的其它存儲(chǔ)器芯片相比，可以減少總芯片面積(die area)覆蓋率(達(dá) 百分之50)。結(jié)果，蜂窩電話的速度可以提高(最大到五倍)，電池壽命可以 被延長(zhǎng)，并且手機(jī)設(shè)計(jì)可以變得簡(jiǎn)單。
在圖1的共享多^^徑可存取DRAM 400和閃存300的多處理器系統(tǒng)中， 可以采用附加的共享存儲(chǔ)區(qū)域，如圖4所示。
圖4是說(shuō)明在傳統(tǒng)多共享存儲(chǔ)庫(kù)結(jié)構(gòu)中對(duì)應(yīng)于各個(gè)存儲(chǔ)庫(kù)的多個(gè)寄存器 的布局。參考圖4，可以布置多個(gè)共享存儲(chǔ)區(qū)域10和11及其相應(yīng)的寄存器 50a和50b。更具體地說(shuō)，當(dāng)施加用于存取存儲(chǔ)庫(kù)A 10的禁用區(qū)域121a的 行地址時(shí)，行解碼器RDl可以-使禁用區(qū)域121a禁用，并啟用第一 寄存器50a。 第一寄存器50a可以是包括信號(hào)量/信箱的數(shù)據(jù)鎖存器件。另一方面，當(dāng)選定
存儲(chǔ)庫(kù)B 11并且施加用于存取存儲(chǔ)庫(kù)B 11的禁用區(qū)域121b的行地址時(shí)，行 解碼器RD2可以使禁用區(qū)域121b禁用并且啟用第二寄存器50b。
結(jié)果，作為例子，圖4提供了兩個(gè)或更多個(gè)存^f諸庫(kù)，其被設(shè)計(jì)為共享存 儲(chǔ)區(qū)域以增加存儲(chǔ)容量，不同于僅示出了一個(gè)共享存儲(chǔ)區(qū)域11的圖2。在這 樣的多共享存儲(chǔ)庫(kù)結(jié)構(gòu)中，存取授權(quán)傳輸和預(yù)充電所需的寄存器可以對(duì)應(yīng)于
共享存儲(chǔ)區(qū)域的數(shù)量來(lái)布置。因此，通過(guò)使用與具有共享存儲(chǔ)區(qū)域的存儲(chǔ)庫(kù) 的數(shù)量相同數(shù)量的寄存器，芯片大小和復(fù)雜度會(huì)增加，并且會(huì)導(dǎo)致電路設(shè)計(jì) 的復(fù)雜化。

發(fā)明內(nèi)容
根據(jù)示例性實(shí)施例，半導(dǎo)體存儲(chǔ)器器件可以具有一個(gè)共享寄存器，其對(duì) 應(yīng)于多個(gè)共享存儲(chǔ)區(qū)域。
示例性實(shí)施例可以提供在多處理器系統(tǒng)中使用的半導(dǎo)體存儲(chǔ)器器件，以
減少寄存器的數(shù)量。
示例性實(shí)施例可以提供半導(dǎo)體存儲(chǔ)器器件和/或其共享寄存器操作方法， 其可以使用普通共享寄存器而不論共享存儲(chǔ)區(qū)域中的存儲(chǔ)庫(kù)的數(shù)量，以便在 處理器之間執(zhí)行接口。
示例性實(shí)施例可以利用在芯片內(nèi)布置的單個(gè)寄存器，提供多路徑可存取 半導(dǎo)體存儲(chǔ)器器件和/或其共享寄存器的操作方法，由此限制芯片大小的增加 和/或簡(jiǎn)化電路設(shè)計(jì)。
根據(jù)示例性實(shí)施例，在多處理器系統(tǒng)中使用的半導(dǎo)體存儲(chǔ)器器件可以具 有至少兩個(gè)共享存儲(chǔ)區(qū)域、在與該至少兩個(gè)共享存儲(chǔ)區(qū)域的每一個(gè)中形成的 禁用區(qū)域?qū)?yīng)的共享寄存器、和/或切換單元，該切換單元用于響應(yīng)于所施加 的控制信號(hào)，將選定的共享存儲(chǔ)區(qū)域的解碼器連接到共享寄存器，以將共享 寄存器與選定的共享存儲(chǔ)區(qū)域的禁用區(qū)域匹配。所述至少兩個(gè)共享存儲(chǔ)區(qū)域 可以通過(guò)不同端口被至少兩個(gè)處理器共同存取，該至少兩個(gè)存儲(chǔ)區(qū)域各自具 有從存儲(chǔ)單元陣列的一部分分配的存儲(chǔ)容量單元。共享寄存器可以被適配在 存儲(chǔ)單元陣列之外。
控制信號(hào)可以是模式寄存器組信號(hào)或擴(kuò)展模式寄存器組信號(hào)。
共享寄存器可以包括信號(hào)量區(qū)域和/或:帔列地址分別存取的多個(gè)信箱區(qū)
域。共享存儲(chǔ)區(qū)域可以包括DRAM單元和/或共享寄存器可以包括觸發(fā)電路。
共享寄存器可以對(duì)應(yīng)于共享存儲(chǔ)區(qū)域的特定行地址而被存取，和/或存儲(chǔ) 單元陣列還可以包括被對(duì)應(yīng)處理器中的 一個(gè)專門存取的專用存儲(chǔ)區(qū)域。存儲(chǔ) 容量單元可以是存儲(chǔ)庫(kù)單元。
切換電路可以包括多路復(fù)用器，和/或擴(kuò)展模式寄存器組信號(hào)可以是由兩 位確定的信號(hào)，通常位于所施加的地址的中間位置。
根據(jù)示例性實(shí)施例，在多處理器系統(tǒng)中使用的半導(dǎo)體存儲(chǔ)器器件可以包
括多個(gè)共享存儲(chǔ)區(qū)域；對(duì)應(yīng)于在多個(gè)共享存儲(chǔ)區(qū)域中的每一個(gè)內(nèi)形成的禁
用區(qū)域的共享寄存器；和/或多路復(fù)用器，其用于響應(yīng)于所施加的外部控制信
號(hào)，將選定的共享存儲(chǔ)區(qū)域的行解碼器連接到共享寄存器，以將共享寄存器 和從多個(gè)共享存儲(chǔ)區(qū)域中選擇的共享存儲(chǔ)區(qū)域的禁用區(qū)域進(jìn)行匹配。多個(gè)共
享存儲(chǔ)區(qū)域可以通過(guò)不同端口被至少兩個(gè)處理器共同存取，該多個(gè)共享存儲(chǔ) 區(qū)域各自具有從存儲(chǔ)單元陣列的一部分分配的存儲(chǔ)容量單元。多個(gè)共享存儲(chǔ) 區(qū)域還可以包括第一、第二、第三和第四共享存儲(chǔ)區(qū)域。
根據(jù)示例性實(shí)施例，多處理器系統(tǒng)還可以包括至少兩個(gè)處理器，每個(gè) 執(zhí)行一項(xiàng)任務(wù)；連接到該至少兩個(gè)處理器中的一個(gè)的非易失性半導(dǎo)體存儲(chǔ) 器；和/或半導(dǎo)體存儲(chǔ)器器件，該半導(dǎo)體存儲(chǔ)器器件包括至少兩個(gè)共享存儲(chǔ)區(qū) 域、對(duì)應(yīng)于在該至少兩個(gè)共享存儲(chǔ)區(qū)域中形成的禁用區(qū)域的共享寄存器、和 /或切換電路，該切換電路用于響應(yīng)于所施加的控制信號(hào)，將選定的共享存儲(chǔ) 區(qū)域的解碼器連接到共享寄存器，以將共享寄存器和選定的共享存儲(chǔ)區(qū)域的 禁用區(qū)域進(jìn)行匹配。該至少兩個(gè)共享存儲(chǔ)區(qū)域可以通過(guò)不同端口被至少兩個(gè) 處理器共同存取，該至少兩個(gè)共享存儲(chǔ)區(qū)域各自具有從存儲(chǔ)單元陣列的一部 分分配的存儲(chǔ)容量單元。共享寄存器可以被適配在存儲(chǔ)單元陣列之外。非易 失性半導(dǎo)體存儲(chǔ)器可以是NAND閃存和/或存儲(chǔ)所述至少兩個(gè)處理器的引導(dǎo) 代碼。系統(tǒng)可以是便攜式多媒體設(shè)備。
根據(jù)示例性實(shí)施例， 一種用于操作在半導(dǎo)體存儲(chǔ)器器件中執(zhí)行兩個(gè)處理 器之間的數(shù)據(jù)接口的寄存器的方法包括提供對(duì)應(yīng)于在所述至少兩個(gè)共享存 儲(chǔ)區(qū)域中形成的禁用區(qū)域的共享寄存器、和/或接收外部控制信號(hào)和/或?qū)⑦x 定的共享存儲(chǔ)區(qū)域的解碼器切換到共享寄存器，以便在表明選定的共享存儲(chǔ) 區(qū)域的禁用區(qū)域的地址被施加時(shí)，啟用該共享寄存器替代相應(yīng)的選定的共享 存儲(chǔ)器。所述至少兩個(gè)共享存儲(chǔ)區(qū)域可以通過(guò)不同端口被至少兩個(gè)處理器共 同存取，該至少兩個(gè)共享存儲(chǔ)區(qū)域各自具有從存儲(chǔ)單元陣列的 一部分分配的 存儲(chǔ)容量單元。共享寄存器可以被適配在存儲(chǔ)單元陣列之外。外部控制信號(hào) 可以是模式寄存器組信號(hào)或擴(kuò)展模式寄存器組信號(hào)。
在根據(jù)示例性實(shí)施例的器件和/或方法中，共享寄存器對(duì)應(yīng)于多個(gè)共享存 儲(chǔ)區(qū)域被共用，由此控制芯片大小的增加并簡(jiǎn)化電路的設(shè)計(jì)。


以上和其它特性和優(yōu)點(diǎn)將通過(guò)參考附圖具體描述其示例性實(shí)施例而變
得更清晰，附圖中
圖1是示意性地說(shuō)明傳統(tǒng)多處理器系統(tǒng)的框圖2是提供圖1的DRAM的工作特性的示意圖3是說(shuō)明用于存取圖2的存儲(chǔ)庫(kù)和寄存器的地址分配的視圖4是說(shuō)明傳統(tǒng)多共享存儲(chǔ)庫(kù)結(jié)構(gòu)中對(duì)應(yīng)于各個(gè)存儲(chǔ)庫(kù)布置的多個(gè)寄存
器的布局；
圖5是根據(jù)示例性實(shí)施例的、在多共享存儲(chǔ)庫(kù)結(jié)構(gòu)中包括共享寄存器的 電路的框圖6是i兌明施力口到圖5的擴(kuò)展才莫式寄存器纟且(extended mode register set) 的地址信號(hào)的放大視圖7是說(shuō)明通過(guò)圖6中所參考的擴(kuò)展模式寄存器組信號(hào)的共享寄存器與 存儲(chǔ)庫(kù)之間的連接的表格；
圖8是根據(jù)示例性實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的框圖，說(shuō)明對(duì)共享存儲(chǔ) 區(qū)域的多路徑存取。
具體實(shí)施方法
以下將參考圖5到圖8更完整地描述示例性實(shí)施例。但是，示例性實(shí)施 例可以用許多其它形式實(shí)現(xiàn)，而不應(yīng)被理解為限于這里要說(shuō)明的示例性實(shí)施 例。反而是，提供示例性實(shí)施例以使得本公開(kāi)將變得全面和完整，并向本領(lǐng) 域技術(shù)人員傳達(dá)示例性實(shí)施例的范圍。
但是，應(yīng)當(dāng)理解，沒(méi)有意圖將示例性實(shí)施例限于公開(kāi)的特殊形式，而相 反，示例性實(shí)施例將覆蓋示例性實(shí)施例的范圍內(nèi)的所有修改、等價(jià)物和替代 物。貫穿附圖的說(shuō)明，相似的標(biāo)號(hào)指代相似的元素。
應(yīng)當(dāng)理解，雖然可以在這里使用術(shù)語(yǔ)第一、第二等以描述各種元件，但
是這些元件不應(yīng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅用于將一個(gè)元件與其它元件區(qū) 分開(kāi)。例如，第一元件可以被稱為第二元件，相似地，第二元件可以被稱為 第一元件，而不偏離示例性示例的范圍。如這里所用，術(shù)語(yǔ)"和/或"包括一 個(gè)或更多個(gè)相關(guān)聯(lián)的列出項(xiàng)的任意一個(gè)和所有組合。
應(yīng)當(dāng)理解，當(dāng)提到一個(gè)元件"連接"到另一個(gè)元件時(shí)，它可以直接連接 或耦接到另一個(gè)元件，或者可能存在中間的元件。與此相對(duì)，當(dāng)提到一個(gè)元 件"直接連接"或"直接耦接"到另一個(gè)元件時(shí)，不存在中間的元件。描述 元件之間的關(guān)系的其它文字應(yīng)該以相同的方式來(lái)理解(例如，"位于...之間" 對(duì)"直接位于…之間"、"相鄰"對(duì)"直接相鄰"，等)。
這里使用的術(shù)語(yǔ)僅用于描述特定實(shí)施例的目的，而非意在對(duì)示例性實(shí)施 例的限制。如這里所使用的那樣，單數(shù)形式"一個(gè)"和"該"也包括復(fù)數(shù)形 式，除非上下文明確進(jìn)行了另外說(shuō)明。還應(yīng)當(dāng)理解，當(dāng)術(shù)語(yǔ)"包括"、"包含" 和/或"具有"在這里使用時(shí)，表明所述特性、整體、步驟、操作、元件和/ 或組件的存在，而不排除一個(gè)或更多個(gè)其它特性、整體、步驟、操作、元件、 組件和/或其組的存在或添加。
還應(yīng)當(dāng)注意的是，在一些可替換實(shí)施方式中，提到的功能/動(dòng)作可能不按 附圖中說(shuō)明的順序發(fā)生。例如，連續(xù)示出的兩個(gè)圖實(shí)際上可以被并行執(zhí)行或 者有時(shí)以相反順序執(zhí)行，這取決于相關(guān)的功能/動(dòng)作。
除非另外定義，這里使用的所有術(shù)語(yǔ)(包括技術(shù)術(shù)語(yǔ)和科學(xué)術(shù)語(yǔ))具有 和示例性實(shí)施例所屬領(lǐng)域的普通技術(shù)人員的一般理解相同的含義。還應(yīng)當(dāng)理 解，這里使用的術(shù)語(yǔ)應(yīng)該被理解為具有和本說(shuō)明書的上下文及相關(guān)領(lǐng)域的含 義一致的含義，而不應(yīng)以理想或過(guò)分正式的意義來(lái)理解，除非在這里明白地 定義。為清楚起見(jiàn)，略去了對(duì)如本領(lǐng)域所熟知的其它例子、公開(kāi)方法、過(guò)程、 通用動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器和電路的詳細(xì)描述。
以下將根據(jù)示例性實(shí)施例描述具有共享寄存器的多路徑可存取半導(dǎo)體 存儲(chǔ)器器件及其共享寄存器的操作方法。
根據(jù)示例性實(shí)施例，用于具有多個(gè)共享存儲(chǔ)區(qū)域的DRAM，例如，作為 oneDRAM⑧銷售的DRAM的信號(hào)量/信箱寄存器可以通過(guò)切換操作被共用， 由此獲得對(duì)芯片大小的更好控制和設(shè)計(jì)的簡(jiǎn)化。
圖5是根據(jù)示例性實(shí)施例的、在多共享存儲(chǔ)庫(kù)結(jié)構(gòu)中包括共享寄存器的 電路的框圖。參考圖5,至少兩個(gè)共享存儲(chǔ)區(qū)域可以被分配以存儲(chǔ)單元陣列的一部分
的預(yù)定的存儲(chǔ)容量單元。即，在六個(gè)存儲(chǔ)庫(kù)中，四個(gè)存儲(chǔ)庫(kù)可以是共享存儲(chǔ)
區(qū)域10、 11、 12和13,而兩個(gè)存儲(chǔ)庫(kù)可以是專用存儲(chǔ)區(qū)域14和15。專用 存儲(chǔ)區(qū)域14的容量可以是共享存儲(chǔ)區(qū)域10的容量的兩倍，但其它存儲(chǔ)容量 大小也是可能的。
六個(gè)存儲(chǔ)庫(kù)10-15可以被布置以分別對(duì)應(yīng)于各個(gè)行解碼器。六個(gè)行解碼 器75a-75f可以對(duì)應(yīng)于六個(gè)存儲(chǔ)庫(kù)10-15分別適用。禁用區(qū)域(或數(shù)據(jù)傳輸 區(qū)域)121a-121d,可以在共享存儲(chǔ)區(qū)域IO、 11、 12和13內(nèi)形成。
當(dāng)?shù)刂份斎氲降刂肪彺嫫?10時(shí)，行地址可以;故施加到行解碼器 75a-75d，而列地址可以;波輸入到列解碼器74。
通常，共享存儲(chǔ)區(qū)域10-13可以采用偶數(shù)個(gè)存儲(chǔ)庫(kù)。共享寄存器50可 以通過(guò)切換電路430與四個(gè)行解碼器75a-75d共同連接。共享寄存器50可以 位于存儲(chǔ)單元陣列之外，從而在處理器之間提供數(shù)據(jù)接口功能，并可以由數(shù) 據(jù)存儲(chǔ)電路構(gòu)造，如鎖存器。
當(dāng)選定存儲(chǔ)庫(kù)A 10并且施加存取數(shù)據(jù)傳輸區(qū)域121a的行地址時(shí)，可以 禁用數(shù)據(jù)傳輸區(qū)域121a而可以啟用共享寄存器50。當(dāng)選定存儲(chǔ)庫(kù)B 11并且 施加存取數(shù)據(jù)傳輸區(qū)域121b的地址時(shí)，可以禁用數(shù)據(jù)傳輸區(qū)域121b而可以 啟用共享寄存器50。當(dāng)選定存儲(chǔ)庫(kù)C 12并且施加存取數(shù)據(jù)傳輸區(qū)域121c的 行地址時(shí)，可以禁用數(shù)據(jù)傳輸區(qū)域121c而可以啟用共享寄存器50。當(dāng)選定 存儲(chǔ)庫(kù)D 13并且施加存取數(shù)據(jù)傳輸區(qū)域121d的地址時(shí)，可以禁用數(shù)據(jù)傳輸 區(qū)域121d而可以啟用共享寄存器50。
共享寄存器50可以被四個(gè)共享存儲(chǔ)區(qū)域10-13共享，由此允許芯片大 小的降低及設(shè)計(jì)的簡(jiǎn)化。
響應(yīng)于擴(kuò)展模式寄存器組(EMRS )電路420的EMRS信號(hào)，切換電路 430可以將共享寄存器50連接到從四個(gè)行解碼器75a-75d中選擇的行解碼 器。
圖5中的存儲(chǔ)庫(kù)可以具有512Mb的存儲(chǔ)容量，其中，六個(gè)存儲(chǔ)庫(kù)中的 四個(gè)可以是共享存儲(chǔ)庫(kù)，而剩下兩個(gè)存儲(chǔ)庫(kù)可以是第二處理器200的專用存 取區(qū)域。但是，各種其它存儲(chǔ)容量大小也是可能的。
相應(yīng)地，對(duì)應(yīng)于共享存儲(chǔ)區(qū)域的禁用區(qū)域，可以采用單個(gè)共享寄存器50， 其可以被適配在存儲(chǔ)單元陣列之外；和/或切換電路430,其用于響應(yīng)于所施
加的控制信號(hào)EMRS,將選定的共享存儲(chǔ)區(qū)域的禁用區(qū)域連接到共享寄存器 50，以將共享寄存器與所選定的共享存儲(chǔ)區(qū)域的禁用區(qū)域匹配，由此減少所 需的共享寄存器的數(shù)量。
圖6是說(shuō)明施加到圖5的EMRS的地址信號(hào)的放大視圖，并且舉例來(lái)說(shuō)， 提供被格式化并施加為具有兩位的存儲(chǔ)庫(kù)地址和十三位的行地址的行信號(hào)。 EMRS信號(hào)可以在被提供為保留區(qū)域的第八和第九地址位A7和A8上被載 入，從而可以選定四個(gè)存儲(chǔ)庫(kù)中的一個(gè)，并且可以切換到對(duì)應(yīng)于該存儲(chǔ)庫(kù)的 行解碼器。在圖6中，參考符號(hào)RA可以表示寄存器分配。參考符號(hào)DS和 TCSR是通用EMRS中所熟知的標(biāo)號(hào)。
圖7是說(shuō)明通過(guò)圖6中所參考的EMRS信號(hào)的共享寄存器和存儲(chǔ)庫(kù)之間 的連接的表格。利用不具有禁用區(qū)域的未選定存儲(chǔ)庫(kù)，參考符號(hào)7A和7B 可以各自表示第九和第八地址位A8和A7的邏輯狀態(tài)，而7C和7D可以各 自表示存儲(chǔ)庫(kù)和共享寄存器之間的連接狀態(tài)。
在圖7中，例如，當(dāng)在多處理器系統(tǒng)中執(zhí)行加電操作并且第九和第八地 址位A8和A7被施加為"00"時(shí)，圖5中的存儲(chǔ)庫(kù)A 10的第 一行解碼器75a 可以通過(guò)線路L10耦接到共享寄存器50。在這種情況下，存儲(chǔ)庫(kù)B 11、 C 12 和D 13的凝:據(jù)傳輸區(qū)域121b、 121c和121d可以凈皮用作普通存儲(chǔ)區(qū)域而無(wú) 需被禁用。
當(dāng)?shù)诰藕偷诎说刂肺籄8和A7被施加為"01"時(shí)，圖5中的存儲(chǔ)庫(kù)B 11 的第二行解碼器75b可以通過(guò)線路Lll耦接到共享寄存器50。在這種情況 下，存儲(chǔ)庫(kù)AIO、 C 12和D 13的數(shù)據(jù)傳輸區(qū)域121a、 121c和121d可以被 用作普通存儲(chǔ)區(qū)域而無(wú)需被禁用。
當(dāng)?shù)诰藕偷诎说刂肺籄8和A7被施加為"10"時(shí)，圖5中的存儲(chǔ)庫(kù)C 12 的第三行解碼器75c可以通過(guò)線路L12耦接到共享寄存器50。在這種情況 下，存儲(chǔ)庫(kù)AIO、 B 11和D 13的數(shù)據(jù)傳輸區(qū)域121a、 121b和121d可以被 用作普通存儲(chǔ)區(qū)域而無(wú)需被禁用。
當(dāng)?shù)诰藕偷诎说刂肺籄8和A7被施加為"11"時(shí)，圖5中的存儲(chǔ)庫(kù)D 13 的第四行解碼器75d可以通過(guò)線路L13耦接到共享寄存器50。在這種情況 下，存儲(chǔ)庫(kù)AIO、 B ll和C 12的數(shù)據(jù)傳輸區(qū)域121a、 121b和121c可以被 用作普通存儲(chǔ)區(qū)域而無(wú)需被禁用。
圖8是半導(dǎo)體存儲(chǔ)器器件的框圖，說(shuō)明對(duì)共享存儲(chǔ)區(qū)域10的多路徑存取。
參考圖8，行地址多路復(fù)用器71可以選擇并輸出從端口 A的地址緩存 器施加的輸出地址A—ADD和從端口 B的地址緩存器施加的輸出地址 B一ADD。第一行解碼器75a可以相應(yīng)地連接到圖5的存儲(chǔ)庫(kù)A 10，并且可 以響應(yīng)于行地址多路復(fù)用器71的輸出行地址，在存儲(chǔ)庫(kù)A 10上執(zhí)行行解碼。 第二行解碼器75b可以相應(yīng)地連接到圖5的存儲(chǔ)庫(kù)B 11,并且可以響應(yīng)于行 地址多路復(fù)用器71的輸出行地址，在存儲(chǔ)庫(kù)B 11上執(zhí)行行解碼。第三行解 碼器75c可以相應(yīng)地連接到圖5的存儲(chǔ)庫(kù)C 12,并且可以響應(yīng)于行地址多路 復(fù)用器71的輸出行地址，在存儲(chǔ)庫(kù)C 12上執(zhí)行行解碼。第四行解碼器75d 可以相應(yīng)地連接到圖5的存儲(chǔ)庫(kù)D 13，并且可以響應(yīng)于行地址多路復(fù)用器 71的輸出行地址，在存儲(chǔ)庫(kù)D 13上執(zhí)行行解碼。
參考圖8，下面將詳細(xì)說(shuō)明將共享存儲(chǔ)區(qū)域連接到兩個(gè)選定的端口中的 一個(gè)的方法。
參考圖8，寄存器50可以對(duì)應(yīng)于圖5所示的布置在存儲(chǔ)單元陣列之外的 共享寄存器50。圖8所示的半導(dǎo)體存儲(chǔ)器器件可以包括兩個(gè)獨(dú)立的端口。作 為接口單元運(yùn)行以在處理器之間提供接口的內(nèi)部寄存器50可以被第 一和第 二處理器100和200二者存取，并且可以，例如，由觸發(fā)器、數(shù)據(jù)鎖存器或 SRAM單元構(gòu)成。內(nèi)部寄存器50可以包括信號(hào)量區(qū)域51、第一信箱區(qū)域(信 箱A到B)52、第二信箱區(qū)域(信箱B到A) 53、校驗(yàn)位區(qū)域54和保留區(qū) 域55。
用于端口 A的第二多路復(fù)用器40和用于端口 B的第二多路復(fù)用器41 可以對(duì)稱地布置在共享存儲(chǔ)區(qū)域10上，并且輸入/輸出感應(yīng)放大器和驅(qū)動(dòng)器 22及輸入/輸出感應(yīng)放大器和驅(qū)動(dòng)器23可以對(duì)稱地布置在共享存儲(chǔ)區(qū)域10 上。在共享存儲(chǔ)區(qū)域10內(nèi)，由晶體管AT和存儲(chǔ)電容C構(gòu)成的DRAM單元 4可以形成單元存儲(chǔ)器器件。DRAM單元4可以與多條字線和多條位線的交 叉點(diǎn)相連。圖8中所示的字線WL可以被布置在DRAM單元4的存取晶體 管AT的柵極和第一行解碼器75a之間。第一行解碼器75a可以響應(yīng)于行地 址多路復(fù)用器71的輸出行地址，生成行解碼信號(hào)，并且可以將該信號(hào)施加 到字線WL或寄存器50。組成位線對(duì)的位線BLi可以被耦接到存取晶體管 AT的漏才及和列選4奪晶體管Tl。補(bǔ)充位線(complementary bit line ) BLBi可 以被耦接到列選擇晶體管T2。 PMOS晶體管Pl和P2及NMOS晶體管Nl
和N2可以被耦接到組成位線感應(yīng)放大器5的位線對(duì)BLi和BLBi。感應(yīng)放大 器驅(qū)動(dòng)晶體管PM1和NM1可以各自接收驅(qū)動(dòng)信號(hào)LAPG、 LANG,并且驅(qū) 動(dòng)位線感應(yīng)放大器5。由列選擇晶體管Tl和T2組成的列選擇柵極6可以4皮 耦接到列選擇線CSL,該CSL傳輸列解碼器74a的列解碼信號(hào)。列解碼器 74a可以響應(yīng)于列地址多路復(fù)用器的選擇列地址(SCADD)，將列解碼信號(hào) 施加到列選擇線和寄存器50。
在圖8中，本地輸入/輸出線對(duì)UO、 LIOB可以連接到第一多路復(fù)用器 7。當(dāng)響應(yīng)于本地輸入/輸出線控制信號(hào)LIOC而導(dǎo)通組成第 一多路復(fù)用器7、 F-MUX的晶體管T10和Tll時(shí)，本地輸入/輸出線對(duì)LIO、 LIOB可以被耦 接到全局輸入/輸出線對(duì)G10、 GIOB。然后，在數(shù)據(jù)的讀操作模式中，本地 輸入/輸出線對(duì)LIO、 LIOB的數(shù)據(jù)可以被傳輸?shù)饺州斎?輸出線對(duì)GIO、 GIOB。另一方面，在數(shù)據(jù)的寫操作模式中，施加到全局輸入/輸出線對(duì)G10、 GIOB的寫數(shù)據(jù)可以被傳輸?shù)奖镜剌斎?輸出線對(duì)LIO、 LIOB。本地輸入/輸 出線控制信號(hào)LIOC可以是響應(yīng)于從行解碼器75a輸出的解碼信號(hào)而產(chǎn)生的 信號(hào)。
當(dāng)從控制單元30輸出的路徑判決信號(hào)MA為激活狀態(tài)時(shí)，傳輸?shù)饺?輸入/輸出線對(duì)GIO、 GIOB的數(shù)據(jù)可以通過(guò)第二多路復(fù)用器40傳輸?shù)捷斎? 輸出感應(yīng)放大器和驅(qū)動(dòng)器22。輸入/輸出感應(yīng)放大器22可以放大具有削弱電 平的數(shù)據(jù)，以免通過(guò)數(shù)據(jù)路徑被傳輸。從輸入/輸出感應(yīng)放大器22輸出的讀 數(shù)據(jù)可以通過(guò)多路復(fù)用器和驅(qū)動(dòng)器26被傳輸?shù)降谝欢丝?60-1。同時(shí)，路徑 判決信號(hào)MB可以處于非激活狀態(tài)，于是可以禁用第二多路復(fù)用器41。而 且，可以中斷第二處理器200對(duì)共享存儲(chǔ)區(qū)域10的存取操作。但是，在這 種情況下，第二處理器200可以通過(guò)第二端口 61-1存取專用存儲(chǔ)區(qū)域12和 13,而不是共享存儲(chǔ)區(qū)域ll。
當(dāng)從控制單元30輸出的路徑判決信號(hào)MA處于激活狀態(tài)時(shí)，通過(guò)第一 端口 60-2施加的寫數(shù)據(jù)可以被傳輸?shù)饺州斎?輸出線對(duì)GI0、 GIOB,順序 通過(guò)多路復(fù)用器和驅(qū)動(dòng)器26、輸入/輸出感應(yīng)放大器和驅(qū)動(dòng)器22及第二多路 復(fù)用器40。當(dāng)?shù)谝欢嗦窂?fù)用器7、 F-MUX被激活時(shí)，寫數(shù)據(jù)可以被傳輸?shù)?本地輸入/輸出線對(duì)UO、 LIOB，并被存儲(chǔ)在選定的存儲(chǔ)單元4中。
圖8中的輸出緩存器和驅(qū)動(dòng)器60-1及輸入緩存器60-2可以對(duì)應(yīng)于或包 含于圖2的第一端口 60?？梢韵鄳?yīng)地采用兩個(gè)輸入/輸出感應(yīng)放大器和驅(qū)動(dòng)
器22和23。第二多路復(fù)用器40和41可以具有相互補(bǔ)充的操作，以防止兩 個(gè)處理器同時(shí)存取共享存儲(chǔ)區(qū)域的數(shù)據(jù)。
第一和第二處理器100和200可以在存取操作中共用被適配在全局輸入 /輸出線對(duì)GI0、 GIOB和存儲(chǔ)單元4之間的電路設(shè)備和線路，并分別使用每 個(gè)端口和第一多路復(fù)用器40、 41之間的輸入/輸出相關(guān)電路設(shè)備和線路。
更具體地i兌，第一和第二處理器100和200可以通過(guò)第一和第二端口 60 和61分別共享以下各項(xiàng)共享存儲(chǔ)區(qū)域11的全局輸入/輸出線對(duì)GIO、 GIOB; 操作性地連接到全局輸入/輸出線對(duì)的本地輸入/輸出線對(duì)L10、 LIOB;通過(guò) 列選擇信號(hào)CSL操作性地連接到本地輸入/輸出線對(duì)的位線對(duì)BL、 BLB;在 位線對(duì)BL、 BLB上適用的位線感應(yīng)放大器5，用以感測(cè)和放大位線上的數(shù) 據(jù)；以及具有連接到位線BL的存取晶體管AT的存儲(chǔ)單元4。
如上所述，在具有如圖8所示的具體配置的示例性實(shí)施例的半導(dǎo)體存儲(chǔ) 器器件中，可以實(shí)現(xiàn)處理器100和200之間的接口功能。通過(guò)使用作為接口 單元運(yùn)行的內(nèi)部寄存器50，處理器100和200可以通過(guò)公共可存取的共享存 儲(chǔ)區(qū)域來(lái)執(zhí)行數(shù)據(jù)通信，并且還可以解決在存取授權(quán)傳輸中的預(yù)充電跳躍問(wèn) 題。
在示例性實(shí)施例中，通過(guò)作為切換單元運(yùn)行的多路復(fù)用器430的多路復(fù) 用操作，共享寄存器50可以被布置并且選擇性地連接到四個(gè)行解碼器 75a-75d中的一個(gè)。多路復(fù)用器430可以響應(yīng)于EMRS電路420的輸出信號(hào) SO、 Sl而被控制。輸出信號(hào)SO、 Sl可以是由擴(kuò)展模式寄存器電路420生成 的信號(hào)，該電聘》接收所施加的地址的兩個(gè)通常位于中間的位A8和A7然后 生成該信號(hào)。多路復(fù)用器430可以如上所描述為四輸入多路復(fù)用器，但也可 以變化為具有更多或更少個(gè)輸入或輸出。
在具有至少兩個(gè)或更多個(gè)共享存儲(chǔ)區(qū)域的半導(dǎo)體存儲(chǔ)器器件中，以下將 描述操作寄存器以在處理器之間執(zhí)行數(shù)據(jù)接口的方法，所述共享存儲(chǔ)區(qū)域可 以被多處理器系統(tǒng)的處理器通過(guò)不同端口共同存取，并可以被分配以存儲(chǔ)單 元陣列的一部分的預(yù)定存儲(chǔ)容量單元。
首先，對(duì)應(yīng)于共享存儲(chǔ)區(qū)域的禁用區(qū)域，共享寄存器可以被適配在存儲(chǔ) 單元陣列之外。然后，為了在表示共享存儲(chǔ)區(qū)域中被選定的共享存儲(chǔ)區(qū)域的 禁用區(qū)域的地址被施加時(shí)啟用與之相應(yīng)的共享寄存器，可以接收外部控制信 號(hào)如模式寄存器組或EMRS等，以將選定的共享存儲(chǔ)區(qū)域的解碼器切換到共
享寄存器。相應(yīng)地，在多共享存儲(chǔ)庫(kù)結(jié)構(gòu)中，即使具有共享寄存器，也可以
實(shí)現(xiàn)DRAM的操作。
在應(yīng)用于示例性實(shí)施例的多處理器系統(tǒng)中，處理器的數(shù)量可以增加到三 個(gè)或更多個(gè)。在多處理器系統(tǒng)中，處理器可以是微處理器、CPU、數(shù)字信號(hào) 處理器、微控制器、精簡(jiǎn)指令集計(jì)算機(jī)、復(fù)雜指令集計(jì)算機(jī)之類。但是可以 理解，示例性實(shí)施例的范圍可以不限于系統(tǒng)中的處理器的數(shù)量。此外，在如 上所述的實(shí)施例中適用相同或不同的處理器時(shí)，示例性實(shí)施例的范圍可以不 限于處理器的任何特殊組合。
例如，在六個(gè)存儲(chǔ)區(qū)域中，兩個(gè)可以被指定為共享存儲(chǔ)區(qū)域，而剩下的 四個(gè)可以被指定為專用存儲(chǔ)區(qū)域。可替換地，各三個(gè)存儲(chǔ)區(qū)域可以分別被確 定為共享存儲(chǔ)區(qū)域和專用存儲(chǔ)區(qū)域。此外，雖然使用兩個(gè)處理器的系統(tǒng)可以
如上作為示例描述，但是在系統(tǒng)中使用三個(gè)或更多個(gè)處理器時(shí)，三個(gè)或更多 個(gè)端口可以適配用于一個(gè)DRAM，且三個(gè)處理器中的一個(gè)可以在特定的時(shí)間 存取預(yù)定的共享存儲(chǔ)器。而且，雖然在以上示例性實(shí)施例中描述了 DRAM， 但是示例性實(shí)施例也可以擴(kuò)展到各種類型的靜態(tài)隨機(jī)存取存儲(chǔ)器或非易失 性存儲(chǔ)器等等。
如上所述，根據(jù)示例性實(shí)施例， 一個(gè)共享寄存器可以被多個(gè)共享存儲(chǔ)區(qū) 域共用，由此限制或減少芯片大小的增加并簡(jiǎn)化電路的設(shè)計(jì)。
本領(lǐng)域技術(shù)人員將明白，在不偏離示例性實(shí)施例的精神或范圍的前提 下，可以對(duì)示例性實(shí)施例進(jìn)行修改和變化。因此，示例性實(shí)施例旨在覆蓋任 何這樣的修改和變化，只要它們?cè)谒綑?quán)利要求書及其等價(jià)物的范圍內(nèi)。例 如，切換單元的細(xì)節(jié)、或共享存儲(chǔ)庫(kù)或電路的配置、并且存取方法可以有所 不同。相應(yīng)地，這些和其它的變化和修改應(yīng)當(dāng)理解為在如所附權(quán)利要求書所 定義的示例性實(shí)施例的精神和范圍內(nèi)。
在附圖和說(shuō)明書中，公開(kāi)了示例性實(shí)施例，并且，雖然使用了特定的術(shù) 語(yǔ)，但是它們僅在通用和描述性的意義下使用，而不是為了限制的目的，本 發(fā)明的范圍將在以下權(quán)利要求書中說(shuō)明。
權(quán)利要求
1、一種用于多處理器系統(tǒng)的半導(dǎo)體存儲(chǔ)器器件，該器件包括至少兩個(gè)共享存儲(chǔ)區(qū)域；共享寄存器，對(duì)應(yīng)于所述至少兩個(gè)共享存儲(chǔ)區(qū)域中每一個(gè)內(nèi)的禁用區(qū)域；以及切換單元，用于響應(yīng)于所施加的控制信號(hào)，將選定的共享存儲(chǔ)區(qū)域的解碼器連接到所述共享寄存器，以將該共享寄存器與選定的共享存儲(chǔ)區(qū)域的禁用區(qū)域進(jìn)行匹配。
2、 如權(quán)利要求l所述的器件，其中，所述至少兩個(gè)共享存儲(chǔ)區(qū)域可以 通過(guò)不同的端口被至少兩個(gè)處理器共同存取，該至少兩個(gè)共享存儲(chǔ)區(qū)域各自 具有從存儲(chǔ)單元陣列的一部分分配的存儲(chǔ)容量單元。
3、 如權(quán)利要求2所述的器件，還包括至少一個(gè)專用存儲(chǔ)區(qū)域，其具有從所述存儲(chǔ)單元陣列的一部分分配的存 儲(chǔ)容量單元，該至少一個(gè)專用存儲(chǔ)器中的每一個(gè)被所述至少兩個(gè)處理器中的 每一個(gè)專門存取。
4、 如權(quán)利要求2所述的器件，其中，所述共享寄存器被適配在所述存 儲(chǔ)單元陣列之外。
5、 如權(quán)利要求2所述的器件，其中，所述存儲(chǔ)容量單元是存儲(chǔ)庫(kù)單元。
6、 如權(quán)利要求l所述的器件，其中，所述控制信號(hào)是模式寄存器組信，
7、 如權(quán)利要求l所述的器件，其中，所述控制信號(hào)是擴(kuò)展模式寄存器 組信號(hào)。
8、 如權(quán)利要求7所述的器件，其中，所述擴(kuò)展模式寄存器組信號(hào)由所 施加的地址的至少一位確定。
9、 如權(quán)利要求8所述的器件，其中，所述至少一位包括在所施加的地 址中的兩個(gè)居中的位。
10、 如權(quán)利要求l所述的器件，其中，所述共享寄存器包括信號(hào)量區(qū)域 和可以被列地址分別存取的多個(gè)信箱區(qū)域。
11、 如權(quán)利要求l所述的器件，其中，所述至少兩個(gè)共享存儲(chǔ)區(qū)域包括 DRAM單元，而所述共享寄存器包括觸發(fā)器電路。
12、 如權(quán)利要求l所述的器件，其中，所述共享寄存器對(duì)應(yīng)于所述至少 兩個(gè)共享存儲(chǔ)區(qū)域中每一 個(gè)的特定行地址而被存取。
13、 如權(quán)利要求l所述的器件，其中，所述切換單元包括多路復(fù)用器。
14、 如權(quán)利要求l所述的器件，其中，所述解碼器是行解碼器，并且所 述控制信號(hào)是外部控制信號(hào)。
15、 如權(quán)利要求l所述的器件，其中，所述至少兩個(gè)共享存儲(chǔ)區(qū)域包括 第一、第二、第三和第四共享存儲(chǔ)區(qū)域。
16、 如權(quán)利要求l所述的器件，其中，所述共享寄存器包括鎖存器類型 的數(shù)據(jù)存儲(chǔ)電路。
17、 一種多處理器系統(tǒng)，包括 至少兩個(gè)處理器，各自執(zhí)行一項(xiàng)任務(wù)；非易失性半導(dǎo)體存儲(chǔ)器，連接到所述至少兩個(gè)處理器中的一個(gè)；以及 如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器器件。
18、 如權(quán)利要求17所述的系統(tǒng)，其中，所述至少兩個(gè)共享存儲(chǔ)區(qū)域通 過(guò)不同的端口被所述至少兩個(gè)處理器共同存取，該至少兩個(gè)共享存儲(chǔ)區(qū)域各 自具有從存儲(chǔ)單元陣列的一部分分配的存儲(chǔ)容量單元。
19、 如權(quán)利要求18所述的系統(tǒng)，其中，所述共享寄存器被適配在所述 存儲(chǔ)單元陣列之外。
20、 如權(quán)利要求17所述的系統(tǒng)，其中，所述非易失性半導(dǎo)體存儲(chǔ)器是 NAND閃存，并且存儲(chǔ)所述至少兩個(gè)處理器的引導(dǎo)代碼。
21、 如權(quán)利要求17所述的系統(tǒng)，其中，所述系統(tǒng)是便攜式多媒體設(shè)備。
22、 一種操作寄存器的方法，用于在半導(dǎo)體存儲(chǔ)器器件中執(zhí)行處理器之 間的數(shù)據(jù)接口，該方法包括提供對(duì)應(yīng)于在至少兩個(gè)共享存儲(chǔ)區(qū)域中形成的禁用區(qū)域的共享寄存器； 接收外部控制信號(hào)并將選定的共享存儲(chǔ)區(qū)域的解碼器切換到所述共享 寄存器，以便在表明選定的共享存儲(chǔ)區(qū)域的禁用區(qū)域的地址被施加時(shí)，啟用該共享寄存器替代相應(yīng)的選定的共享存儲(chǔ)器。
23、 如權(quán)利要求22所述的方法，其中，所述至少兩個(gè)共享存儲(chǔ)區(qū)域通 過(guò)不同的端口被至少兩個(gè)處理器共同存取，該至少兩個(gè)共享存儲(chǔ)區(qū)域各自具 有從存儲(chǔ)單元陣列的一部分分配的存儲(chǔ)容量單元。
24、 如權(quán)利要求23所述的方法，其中，所述共享寄存器被適配在所述 存儲(chǔ)單元陣列之外。
25、如權(quán)利要求22所述的方法，其中，所述外部控制信號(hào)是模式寄存 器組信號(hào)或擴(kuò)展模式寄存器組信號(hào)。
全文摘要
可以提供一種在多處理器系統(tǒng)中使用的半導(dǎo)體存儲(chǔ)器器件?？梢钥刂菩酒笮。⑶铱梢韵鄬?duì)簡(jiǎn)化電路的設(shè)計(jì)。在多處理器系統(tǒng)中使用的半導(dǎo)體存儲(chǔ)器器件可以包括至少兩個(gè)共享存儲(chǔ)區(qū)域，其可以通過(guò)不同端口被多處理器系統(tǒng)的處理器共同存取，并且被分配以存儲(chǔ)單元陣列一部分的預(yù)定存儲(chǔ)容量單元；被適配在存儲(chǔ)單元陣列之外的單個(gè)共享寄存器，其對(duì)應(yīng)于在共享存儲(chǔ)區(qū)域內(nèi)形成的禁用區(qū)域；和/或切換電路，其用于響應(yīng)于所施加的控制信號(hào)，將選定的共享存儲(chǔ)區(qū)域的解碼器連接到共享寄存器，以將共享寄存器與選定的共享存儲(chǔ)區(qū)域的禁用區(qū)域進(jìn)行匹配。共享寄存器可以對(duì)應(yīng)于多個(gè)共享存儲(chǔ)區(qū)域而被共用，由此減少或防止芯片大小的增加，并簡(jiǎn)化電路的設(shè)計(jì)。
文檔編號(hào)G06F15/167GK101350003SQ200810137740
公開(kāi)日2009年1月21日 申請(qǐng)日期2008年7月18日 優(yōu)先權(quán)日2007年7月18日
發(fā)明者孫漢求, 權(quán)鎮(zhèn)亨 申請(qǐng)人:三星電子株式會(huì)社