專利名稱：超頻控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種超頻控制電路。
背景技術(shù)：
CPU在執(zhí)行影像處理或者3D游戲時(shí)，往往需要處理大量的資料，傳統(tǒng)技術(shù)CPU使用額定的時(shí)鐘頻率，負(fù)載增大時(shí)將造成電腦執(zhí)行效能的下降，所以為使電腦程序流暢的執(zhí)行，必須提高CPU的工作頻率，即CPU頻率調(diào)整。
現(xiàn)有技術(shù)通常以下列兩種方式來(lái)達(dá)到頻率調(diào)整的目的(1)改變外頻外頻是CPU與CPU外部周邊電路元件通信的頻率，如果改變外頻即可改變CPU與外界通信的頻率，也即改變總線的速度。
(2)改變倍頻內(nèi)頻是CPU的內(nèi)部工作頻率，而內(nèi)頻是外頻與倍頻的乘積，即外頻×倍頻＝內(nèi)頻因此改變CPU的倍頻，進(jìn)而內(nèi)頻可隨之改變，CPU可達(dá)到頻率調(diào)整的目的。
目前在通過(guò)設(shè)置跳線超頻的方式來(lái)調(diào)整中央處理器的工作頻率時(shí)，需要使用者以手動(dòng)插拔方式將跳線作更動(dòng)從而調(diào)整中央處理器的工作頻率。調(diào)整工作頻率前使用者需參考手冊(cè)說(shuō)明才能進(jìn)行調(diào)頻，操作時(shí)較繁瑣且容易因用戶相關(guān)知識(shí)不足而造成調(diào)頻發(fā)生錯(cuò)誤，當(dāng)調(diào)頻過(guò)高或不足時(shí)往往會(huì)造成中央處理器工作上的額外負(fù)擔(dān)，造成相關(guān)硬件電路不必要的損耗，而減少使用壽命。

發(fā)明內(nèi)容有鑒于此，有必要提供一種無(wú)需手動(dòng)調(diào)整頻率的中央處理器的超頻控制電路。
一種超頻控制電路，其包括一處理單元及一比較單元，所述處理單元用于將來(lái)自一反映中央處理器工作量的控制芯片發(fā)出的脈寬調(diào)制信號(hào)轉(zhuǎn)換為一穩(wěn)定的電壓信號(hào)至所述比較單元，所述比較單元根據(jù)所述電壓信號(hào)產(chǎn)生一控制信號(hào)，所述控制信號(hào)進(jìn)入所述控制芯片，通過(guò)所述控制芯片來(lái)控制一時(shí)鐘電路調(diào)整中央處理器的工作頻率。
相較現(xiàn)有技術(shù)，所述超頻控制電路通過(guò)所述處理單元對(duì)控制芯片發(fā)出的脈寬調(diào)制信號(hào)轉(zhuǎn)換為穩(wěn)定的電壓信號(hào)，并以所述比較單元的參考電壓比較是否進(jìn)行超頻，若大于所述參考電壓，則計(jì)算機(jī)系統(tǒng)進(jìn)行超頻，若小于參考電壓，則計(jì)算機(jī)系統(tǒng)不超頻，解決了手動(dòng)插拔方式的不便之處。

下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。
圖1是本發(fā)明超頻控制電路較佳實(shí)施方式的電路圖。
具體實(shí)施方式請(qǐng)參考圖1，其為本發(fā)明超頻控制電路較佳實(shí)施方式的電路圖。所述超頻控制電路包括一處理單元20及一比較單元30。所述處理單元20接收可反映中央處理器的工作量的脈寬調(diào)制PWM(Pulse Width Modulation)信號(hào)，所述PWM信號(hào)來(lái)源于一Super I/O(超輸入輸出)控制芯片，且為固定頻率的PWM信號(hào)。所述處理單元20用于將所述Super I/O控制芯片發(fā)出的PWM信號(hào)轉(zhuǎn)換為一穩(wěn)定的電壓信號(hào)至所述比較單元30，所述比較單元30根據(jù)所述電壓信號(hào)產(chǎn)生一控制信號(hào)，所述控制信號(hào)進(jìn)入所述Super I/O控制芯片，通過(guò)所述Super I/O控制芯片來(lái)控制一時(shí)鐘電路調(diào)整中央處理器的工作頻率。
所述處理單元20包括一運(yùn)算放大器14及一晶體管Q。所述運(yùn)算放大器14的反向輸入端通過(guò)一電阻R1接收所述Super I/O控制芯片發(fā)出的PWM信號(hào)，一電容C1的一端連接于所述電阻R1與所述運(yùn)算放大器14的反向輸入端之間，所述電容C1的另一端接地，所述運(yùn)算放大器14的電源端連接至一電源12V，同時(shí)所述電源12V通過(guò)一電容C接地。
所述晶體管Q為PNP型，其基極通過(guò)一限流電阻R2連接至所述運(yùn)算放大器14的輸出端，且基極通過(guò)一限流電阻R3連接至發(fā)射極，發(fā)射極連接至所述電源12V，集電極通過(guò)一濾波電容C2接地。所述濾波電容C2的正極通過(guò)兩串聯(lián)的反饋電阻R4、R5接地，所述運(yùn)算放大器14的同向輸入端連接于所述兩反饋電阻R4、R5之間。所述反饋電阻R4、R5在所述運(yùn)算放大器14及所述晶體管Q之間構(gòu)成反饋回路。
所述比較單元30包括一運(yùn)算放大器U，所述運(yùn)算放大器U的同向輸入端與所述電容C2的正極相連接，反向輸入端與三分壓電阻R6、R7、R8相連接，其中所述兩分壓電阻R6、R7連接至所述Super I/O控制芯片，所述分壓電阻R8連接至所述電源12V。所述運(yùn)算放大器U的電源端連接至所述電源12V，接地端接地。同時(shí)所述運(yùn)算放大器U的輸出端通過(guò)兩串聯(lián)電阻R9、R10接地，所述Super I/O控制芯片連接至所述兩串聯(lián)電阻R9、R10之間來(lái)接收所述比較單元30工作時(shí)輸出的一控制信號(hào)EN_OC。
所述Super I/O控制芯片發(fā)出的兩個(gè)邏輯控制信號(hào)OC_CTL1、OC_CTL2通過(guò)所述電阻R6、電阻R7輸入至所述運(yùn)算放大器U的反向輸入端。所述比較單元30以所述電阻R6、電阻R7及所述電阻R8分壓來(lái)獲得一參考電壓Vref，然后將一采樣CPU工作量的電壓OC_V與所述參考電壓Vref進(jìn)行比較是否超頻，其中OC_V為OC_V=V+*(R4+R5)R5=V-*(R4+R5)R5]]>V+，V-分別為所述運(yùn)算放大器14同向輸入端與反向輸入端的電壓。
所述比較單元30可接收所述Super I/O控制芯片發(fā)出的邏輯信號(hào)OC_CTL1、OC_CTL2，所述邏輯信號(hào)OC_CTL1、OC_CTL2可為“00”“01”、“10”或“11”。本實(shí)施例中所述電阻R6的阻值為130歐，所述電阻R7的阻值為330歐，所述電阻R8的阻值為90歐。
當(dāng)接收邏輯控制信號(hào)“00”時(shí)，所述電阻R6及所述電阻R7呈現(xiàn)接地狀態(tài)，所述比較單元30的參考電壓Vref，即所述運(yùn)算放大器U的反向輸入端電壓，Vref=R6||R7R6||R7+R8*12=6V,]]>當(dāng)接收邏輯控制信號(hào)“01”時(shí)，所述電阻R6呈現(xiàn)接地狀態(tài)，所述電阻R7呈現(xiàn)斷開(kāi)狀態(tài)，所述參考電壓Vref=R6R6+R8*12=7V,]]>當(dāng)接收邏輯控制信號(hào)“10”時(shí)，所述電阻R6呈現(xiàn)斷開(kāi)狀態(tài)，所述電阻R7呈現(xiàn)接地狀態(tài)，所述參考電壓Vref=R7R7+R8*12=9.5V,]]>當(dāng)接收邏輯控制信號(hào)“11”，所述電阻R6及所述電阻R7均呈現(xiàn)斷開(kāi)狀態(tài)，所述參考電壓Vref＝12V，所述Super I/O控制芯片控制時(shí)鐘電路不超頻。所述比較單元30在接收相同邏輯信號(hào)時(shí)，可通過(guò)選擇不同阻值的所述電阻R6、電阻R7及所述電阻R8來(lái)獲得不同的參考電壓Vref。表1為輸入信號(hào)OC_CTL1、OC_CTL2與參考電壓Vref對(duì)照表。
表1 輸入信號(hào)與參考電壓對(duì)照表
以接收邏輯信號(hào)“00”為例作說(shuō)明。上電時(shí)，所述PWM信號(hào)經(jīng)所述電阻R1及所述電容C1轉(zhuǎn)換后變成平緩的電壓信號(hào)。所述電壓信號(hào)輸入到所述運(yùn)算放大器14的反向輸入端中，上電瞬間，所述運(yùn)算放大器14的同向輸入端電壓接近0伏，其輸出端的電壓接近0伏；所述晶體管Q導(dǎo)通，其集電極輸出高電平，并通過(guò)所述電阻R4及電阻R5使得所述運(yùn)算放大器14的同向輸入端電壓升高，當(dāng)所述運(yùn)算放大器14的同向輸入端電壓與反向輸入端電壓相同時(shí)，所述運(yùn)算放大器U的同向輸入端采樣的電壓OC_V為一恒值，并與所述參考電壓6V比較是否超頻。
當(dāng)計(jì)算機(jī)系統(tǒng)運(yùn)行3D游戲，即所述PWM信號(hào)的占空比的增大時(shí)，所述運(yùn)算放大器14的反向輸入端電壓逐漸升高，使得所述運(yùn)算放大器14的輸出電壓逐漸減?。凰鼍w管Q導(dǎo)通能力增強(qiáng)，其集電極輸出電壓升高，由于所述反饋電阻R4及反饋電阻R5的存在，使得所述運(yùn)算放大器14的同向輸入端電壓升高，所述運(yùn)算放大器14的輸出端電壓逐漸升高，則所述晶體管Q的集電極的輸出電壓逐漸減小，使得所述比較單元30采樣電壓OC_V保持平穩(wěn)狀態(tài)。當(dāng)所述比較單元30采樣電壓OC_V大于6V時(shí)，所述比較單元30輸出EN_OC控制信號(hào)至所述Super I/O控制芯片，由所述Super I/O控制芯片控制時(shí)鐘電路來(lái)調(diào)整CPU的工作頻率。當(dāng)采樣的電壓OC_V小于6V時(shí)，此時(shí)不調(diào)整CPU的工作頻率。
權(quán)利要求
1.一種超頻控制電路，其特征在于所述超頻控制電路包括一處理單元及一比較單元，所述處理單元用于將來(lái)自一反映中央處理器工作量的控制芯片發(fā)出的脈寬調(diào)制信號(hào)轉(zhuǎn)換為一穩(wěn)定的電壓信號(hào)至所述比較單元，所述比較單元根據(jù)所述電壓信號(hào)產(chǎn)生一控制信號(hào)，所述控制信號(hào)進(jìn)入所述控制芯片，通過(guò)所述控制芯片來(lái)控制一時(shí)鐘電路調(diào)整中央處理器的工作頻率。
2.如權(quán)利要求1所述的超頻控制電路，其特征在于所述處理單元包括一運(yùn)算放大器及一與所述運(yùn)算放大器連接的晶體管，所述運(yùn)算放大器的一輸入端通過(guò)一電阻接收所述脈寬調(diào)制信號(hào)，一電容的一端連接于所述電阻與所述運(yùn)算放大器的輸入端之間，所述電容的另一端接地，所述運(yùn)算放大器的電源端連接至一電源，接地端接地，所述晶體管的基極通過(guò)一限流電阻連接至所述運(yùn)算放大器的輸出端，且基極通過(guò)另一限流電阻連接至發(fā)射極，集電極通過(guò)一濾波電容接地，且所述濾波電容的正極通過(guò)兩串聯(lián)的反饋電阻接地，所述運(yùn)算放大器的另一輸入端連接于所述兩反饋電阻之間。
3.如權(quán)利要求2所述的超頻控制電路，其特征在于所述晶體管為PNP型。
4.如權(quán)利要求2所述的超頻控制電路，其特征在于所述比較單元包括一運(yùn)算放大器，所述運(yùn)算放大器的一輸入端與所述濾波電容的正極相連接，另一輸入端與三分壓電阻相連接，其中兩分壓電阻連接至所述控制芯片以接收所述控制芯片發(fā)出的邏輯信號(hào)來(lái)控制兩分壓電阻是否參與分壓，另一分壓電阻連接至所述電源，所述運(yùn)算放大器的輸出端通過(guò)兩串聯(lián)電阻接地，所述控制芯片連接至所述兩串聯(lián)電阻之間以接收所述控制信號(hào)，所述運(yùn)算放大器的電源端連接至所述電源，接地端接地。
5.如權(quán)利要求1或4項(xiàng)中所述的超頻控制電路，其特征在于所述控制芯片為超輸入輸出芯片。
全文摘要
一種超頻控制電路，其包括一處理單元及一比較單元。所述處理單元用于將來(lái)自一反映中央處理器工作量的控制芯片發(fā)出的脈寬調(diào)制信號(hào)轉(zhuǎn)換為一穩(wěn)定的電壓信號(hào)至所述比較單元，所述比較單元根據(jù)所述電壓信號(hào)產(chǎn)生一控制信號(hào)，所述控制信號(hào)進(jìn)入所述控制芯片，通過(guò)所述控制芯片來(lái)控制一時(shí)鐘電路調(diào)整中央處理器的工作頻率。
文檔編號(hào)G06F1/08GK1991664SQ20051012140
公開(kāi)日2007年7月4日 申請(qǐng)日期2005年12月30日 優(yōu)先權(quán)日2005年12月30日
發(fā)明者梁興旺, 莊漢強(qiáng), 陳弘儒, 黃建中, 梁文龍, 郭志良 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司