專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，更具體地說，涉及具有動(dòng)態(tài)可重配置電路配置的半導(dǎo)體器件。
背景技術(shù)：
通常，通過在設(shè)計(jì)步驟中確定AND門、OR門等的設(shè)置以及它們之間的相互連接以便執(zhí)行預(yù)定處理，從而制造諸如LSI之類的傳統(tǒng)半導(dǎo)體器件以使其能夠執(zhí)行滿足必需規(guī)格的預(yù)定處理。即，為了在傳統(tǒng)半導(dǎo)體器件中實(shí)現(xiàn)預(yù)期功能，通過對每個(gè)門(在每個(gè)門級)設(shè)計(jì)電路配置(邏輯配置)制造實(shí)現(xiàn)功能的半導(dǎo)體器件。
相比之下，某些半導(dǎo)體器件即使在其制成后也能通過對其電路配置進(jìn)行重配置從而改變要被執(zhí)行的處理。這種可重配置半導(dǎo)體器件具有多個(gè)能改變自身功能的運(yùn)算單元，并且可以通過響應(yīng)于來自CPU的控制信號(配置信息)對電路配置進(jìn)行重配置從而改變要被執(zhí)行的處理。
在上述這種傳統(tǒng)可重配置半導(dǎo)體器件中，如圖5所示設(shè)置每個(gè)都具有預(yù)定存儲(chǔ)容量的多個(gè)存儲(chǔ)器(RAM 1至RAM 3)62-1至62-3以實(shí)現(xiàn)用戶所需的預(yù)期功能。圖5中，標(biāo)號61表示總線(選擇器/寄存器)；標(biāo)號63表示運(yùn)算單元。雖然運(yùn)算單元63被示意性地圖示為一個(gè)運(yùn)算器件，但是實(shí)際上它是由多個(gè)電路(運(yùn)算器件等)組成的。
不幸的是，雖然傳統(tǒng)可重配置半導(dǎo)體器件具有圖5所示的存儲(chǔ)器62-1至62-3，但是每個(gè)存儲(chǔ)器的存儲(chǔ)容量不能改變。因此，諸如地址區(qū)不足這樣的不便會(huì)隨用途(應(yīng)用)出現(xiàn)。有時(shí)這會(huì)極大損害使用的方便性。
例如，即便當(dāng)圖5所示的存儲(chǔ)器62-1至62-3每一個(gè)都具有相同的存儲(chǔ)容量并且存儲(chǔ)器62-1和62-2擁有未使用區(qū)域時(shí)，這些未使用區(qū)域也不能被用作RAM 3。同樣，例如當(dāng)存儲(chǔ)器62-1至62-3能夠輸入及輸出64位數(shù)據(jù)而運(yùn)算單元63需要128位數(shù)據(jù)時(shí)，不能立刻得到這種128位數(shù)據(jù)。因此，首先讀出64位數(shù)據(jù)，然后通過切換存儲(chǔ)器再讀出剩下的64位數(shù)據(jù)。
例如，如果在常規(guī)電路板設(shè)計(jì)中預(yù)定了具體應(yīng)用，則根據(jù)具體應(yīng)用設(shè)置具有最優(yōu)容量的存儲(chǔ)器，以便不產(chǎn)生任何不必要的存儲(chǔ)區(qū)域。但是，可重配置半導(dǎo)體器件是如此制造以致即使在制造后也能改變具體應(yīng)用。因?yàn)樽鳛槟康牡膽?yīng)用是可變的，所以不可能確定最優(yōu)存儲(chǔ)容量。因此，即使當(dāng)可重配置半導(dǎo)體器件具有大量存儲(chǔ)器時(shí)，在許多情形中它們也不能被有效使用。
在使用多個(gè)傳統(tǒng)處理器進(jìn)行并行處理的領(lǐng)域，公開了這樣的技術(shù)通過使用開關(guān)重配置存儲(chǔ)器配置，處理器最優(yōu)化每個(gè)本地存儲(chǔ)器；以及處理器訪問總線網(wǎng)絡(luò)另一側(cè)的緩沖存儲(chǔ)器(例如，專利文獻(xiàn)1和2)。
專利文獻(xiàn)1日本在先公開專利申請No.Hei 1-94469。
專利文獻(xiàn)2日本在先公開專利申請No.Hei 5-108586。

發(fā)明內(nèi)容
本發(fā)明的目的是自由改變在具有動(dòng)態(tài)可重配置電路配置的半導(dǎo)體器件中使用的存儲(chǔ)器容量。
本發(fā)明的半導(dǎo)體器件包括多個(gè)存儲(chǔ)器、輸出配置信息的控制電路，以及根據(jù)配置信息重配置由多個(gè)存儲(chǔ)器形成的存儲(chǔ)區(qū)域的存儲(chǔ)器重配置電路。存儲(chǔ)器重配置電路根據(jù)提供的配置信息動(dòng)態(tài)改變存儲(chǔ)器到存儲(chǔ)器端口的分配情況。


圖1A和圖1B是用于解釋本發(fā)明實(shí)施例原理的圖。
圖2是示出了本發(fā)明實(shí)施例的可重配置半導(dǎo)體器件的設(shè)置示例的圖。
圖3是示出了存儲(chǔ)器重配置電路的設(shè)置示例的圖；
圖4是示出了該實(shí)施例的可重配置半導(dǎo)體器件的另一設(shè)置示例的圖；圖5是用于解釋傳統(tǒng)可重配置半導(dǎo)體器件的存儲(chǔ)器配置的圖。
具體實(shí)施例方式
下面將參考附圖描述本發(fā)明的實(shí)施例。
首先，下面將參考圖1A和圖1B解釋本發(fā)明實(shí)施例的原理。
圖1A是用于解釋該實(shí)施例的可重配置半導(dǎo)體器件原理的圖。該實(shí)施例的可重配置半導(dǎo)體器件具有序列發(fā)生器(控制電路)1、總線(選擇器/寄存器)2、存儲(chǔ)器重配置電路3、多個(gè)存儲(chǔ)器(ram)4-1至4-5以及多個(gè)運(yùn)算單元5。
序列發(fā)生器1全面控制半導(dǎo)體器件。序列發(fā)生器1進(jìn)行管理及控制以動(dòng)態(tài)改變總線2、存儲(chǔ)器重配置電路3和運(yùn)算單元5的電路配置。例如，序列發(fā)生器1生成配置信息，該配置信息使得可以動(dòng)態(tài)改變電路配置?？偩€2在從序列發(fā)生器1提供的配置信息CI 1的控制下，向/從存儲(chǔ)器重配置電路3和運(yùn)算單元5提供/接收數(shù)據(jù)。
存儲(chǔ)器重配置電路3根據(jù)從序列發(fā)生器1提供的配置信息CI 2重配置存儲(chǔ)區(qū)域。更具體地說，在配置信息CI 2的基礎(chǔ)上，存儲(chǔ)器重配置電路3將存儲(chǔ)器(ram)4-1至4-5中的一個(gè)或某幾個(gè)的組合分配至主存儲(chǔ)器端口(后文稱為RAM端口)RP 1至RP 3。
運(yùn)算單元5在從序列發(fā)生器1提供的配置信息基礎(chǔ)上改變自身的電路配置，并且通過使用來自總線2的輸入數(shù)據(jù)執(zhí)行運(yùn)算處理。
如圖1A所示，RAM端口RP 1至RP 3都被如此設(shè)置以致能夠交換地址信號AD、寫數(shù)據(jù)信號WD和讀數(shù)據(jù)信號RD。同樣，存儲(chǔ)器重配置電路3和存儲(chǔ)器4-1至4-5如此連接以致能夠交換內(nèi)部地址信號IAD、內(nèi)部寫數(shù)據(jù)信號IWD和內(nèi)部讀數(shù)據(jù)信號IRD。
圖1B示出了由存儲(chǔ)器重配置電路3重配置的存儲(chǔ)區(qū)域的示例。在圖1B所示示例中，圖1A所示設(shè)置中的存儲(chǔ)器4-1和4-2(ram-a和ram-b)、存儲(chǔ)器4-3和4-4(ram-c和ram-d)和存儲(chǔ)器4-5(ram-e)分別被分配至圖1A所示的設(shè)置中的第一RAM端口RP 1、第二RAM端口RP 2和第三RAM端口RP 3。
即，當(dāng)從總線2看時(shí)，ram-a(4-1)和ram-b(4-2)被組合為RAM 1(6-1)，ram-c(4-3)和ram-d(4-4)被組合為RAM 2(6-2)，ram-e(4-5)是RAM 3(6-3)。通過存儲(chǔ)器重配置電路3對存儲(chǔ)區(qū)域如此進(jìn)行重配置，從這些存儲(chǔ)器外部(從總線2)看來，不用改變存儲(chǔ)器，就可以根據(jù)目的改變存儲(chǔ)容量并且進(jìn)行重配置。
圖2是示出了該實(shí)施例的可重配置半導(dǎo)體器件的實(shí)際設(shè)置的圖。如圖2所示，該實(shí)施例的可重配置半導(dǎo)體器件具有序列發(fā)生器(控制電路)11和運(yùn)算處理器12。
序列發(fā)生器11根據(jù)來自外部(例如，經(jīng)由外部總線13連接的處理器)的指令全面控制該半導(dǎo)體器件。序列發(fā)生器11進(jìn)行管理及控制，以動(dòng)態(tài)改變運(yùn)算處理器12的電路配置。序列發(fā)生器11生成配置信息，用于根據(jù)應(yīng)用動(dòng)態(tài)改變運(yùn)算處理器12的電路配置，并且經(jīng)由信號線連接到運(yùn)算處理器12的各個(gè)功能單元，從而能夠提供配置信息。
序列發(fā)生器11具有狀態(tài)控制器21、狀態(tài)寄存器22和配置存儲(chǔ)器23。
例如，在預(yù)置順序或來自運(yùn)算處理器12的狀態(tài)轉(zhuǎn)變指示的基礎(chǔ)上，狀態(tài)控制器21生成配置存儲(chǔ)器地址，用于從配置存儲(chǔ)器23讀出將運(yùn)算處理器12的狀態(tài)(電路配置)改變?yōu)橄乱粻顟B(tài)的配置信息，并且還生成讀取定時(shí)。狀態(tài)控制器21生成配置存儲(chǔ)器地址是通過參考指示狀態(tài)寄存器22保持的當(dāng)前狀態(tài)的信息完成的。當(dāng)當(dāng)前狀態(tài)改變?yōu)橄乱粻顟B(tài)時(shí)，更新狀態(tài)寄存器22中保持的信息。
配置存儲(chǔ)器23存儲(chǔ)配置信息，該配置信息設(shè)置運(yùn)算處理器12的電路配置。所有的配置信息都是在開始操作前從外部預(yù)先寫到配置存儲(chǔ)器23中，并且為每種狀態(tài)中都保持所有配置信息。在狀態(tài)控制器21的控制下，讀出存儲(chǔ)在配置存儲(chǔ)器23中的配置信息并輸出到運(yùn)算處理器12。
運(yùn)算處理器12具有總線(選擇器/寄存器)31、存儲(chǔ)器重配置電路32、多個(gè)存儲(chǔ)器(數(shù)據(jù)存儲(chǔ)器)33-1至33-5，以及多個(gè)運(yùn)算單元34。
總線31由從序列發(fā)生器11提供的配置信息控制。總線31連接到存儲(chǔ)器重配置電路32和運(yùn)算單元34，并且在它們之間交換數(shù)據(jù)。
更具體地說，根據(jù)配置信息，總線31向運(yùn)算單元34提供數(shù)據(jù)，經(jīng)由存儲(chǔ)器重配置電路32提供要被寫入存儲(chǔ)器33-1至33-5的數(shù)據(jù)，或者經(jīng)由存儲(chǔ)器重配置電路32接收從存儲(chǔ)器33-1至33-5讀出的數(shù)據(jù)。同樣，總線31具有臨時(shí)保持?jǐn)?shù)據(jù)的寄存器功能，并且可以根據(jù)配置信息輸出所保持的數(shù)據(jù)。
存儲(chǔ)器重配置電路32根據(jù)來自序列發(fā)生器11的配置信息，動(dòng)態(tài)重配置由存儲(chǔ)器33-1至33-5形成的存儲(chǔ)區(qū)域。即，根據(jù)配置信息，存儲(chǔ)器重配置電路32動(dòng)態(tài)改變存儲(chǔ)器33-1至33-5到RAM端口的分配情況。稍后將詳細(xì)描述存儲(chǔ)器重配置電路32的設(shè)置。
存儲(chǔ)器33-1至33-5存儲(chǔ)與運(yùn)算處理器12中的處理有關(guān)的數(shù)據(jù)等。當(dāng)存儲(chǔ)器重配置電路32重配置存儲(chǔ)區(qū)域時(shí)，存儲(chǔ)器33-1至33-5被適當(dāng)?shù)胤峙涞街鱎AM端口。
通過使用例如移位電路(移位器)、ALU(算術(shù)和邏輯單元)和選擇器形成每個(gè)運(yùn)算單元34(為了描述方便，這些部件在后文也可以不加區(qū)分地簡單稱作運(yùn)算器件)。運(yùn)算單元34通過使用從總線31提供的輸入數(shù)據(jù)，執(zhí)行預(yù)定操作，并且輸出操作結(jié)果。注意，可以根據(jù)要使用的應(yīng)用，適當(dāng)?shù)剡x擇及確定運(yùn)算單元34，更具體地說是形成運(yùn)算單元34的多個(gè)運(yùn)算器件(或一個(gè)運(yùn)算器件)。
在運(yùn)算單元34中，在從序列發(fā)生器11提供的配置信息的基礎(chǔ)上，設(shè)置每個(gè)運(yùn)算器件的工作模式以及它們之間的連接。即，可以根據(jù)配置信息改變每個(gè)運(yùn)算單元34的電路配置，并且各個(gè)運(yùn)算器件被如此控制以致實(shí)現(xiàn)預(yù)期功能，例如加法、乘法、位操作和邏輯運(yùn)算(AND、OR及EOR)。
例如，在移位電路中，控制移位量、算術(shù)移位過程、邏輯移位過程、移位過程后的預(yù)定位的掩碼過程等。同樣，在通過使用例如AND(邏輯乘運(yùn)算)電路及OR(邏輯加運(yùn)算)電路形成的ALU中，ALU的電路(運(yùn)算)功能整體上通過合適組合這些電路而被管理。例如，在選擇器中，控制要被輸出的多個(gè)輸入中的一個(gè)。另外，控制移位電路、ALU、選擇器等之間的連接。
上述具有序列發(fā)生器11的可重配置半導(dǎo)體器件使得所謂的動(dòng)態(tài)重配置成為可能，并且可以對每個(gè)時(shí)鐘動(dòng)態(tài)配置電路配置。例如，存儲(chǔ)器重配置電路32可以對每個(gè)時(shí)鐘重配置存儲(chǔ)區(qū)域，并且可以對每個(gè)時(shí)鐘動(dòng)態(tài)改變存儲(chǔ)區(qū)域，即，存儲(chǔ)器33-1至33-5的分配情況。同樣，運(yùn)算處理器12在來自序列發(fā)生器11的配置信息的基礎(chǔ)上，在某個(gè)時(shí)鐘周期期間可以執(zhí)行功能A，而在下一時(shí)鐘周期期間可以執(zhí)行不同于功能A的功能B。
圖3是示出了存儲(chǔ)器重配置電路32的設(shè)置示例的圖。
為了描述方便，除了存儲(chǔ)器重配置電路32外，圖3還示出了序列發(fā)生器11、存儲(chǔ)器33-1和33-2，以及RAM端口RP 1和RP 2。
存儲(chǔ)器重配置電路具有對應(yīng)于RAM端口RP 1、RP 2……的解碼器41A和41B，以及選擇器44A和44B。存儲(chǔ)器重配置電路還具有對應(yīng)于存儲(chǔ)器33-1、33-2……的選擇器42A、42B、43A、43B、45A和45B。
如圖3所示，對應(yīng)于RAM端口RP 1和RP 2的部分具有相同的設(shè)置，對應(yīng)于存儲(chǔ)器33-1和33-2的部分具有相同的設(shè)置。因此，下面將解釋對應(yīng)于RAM端口RP 1的部分和對應(yīng)于存儲(chǔ)器33-1的部分作為代表。
配備的解碼器41A將經(jīng)由RAM端口RP 1輸入的地址信號AD 1的預(yù)定位(例如，地址AD 1的幾位高位)解碼。另外，解碼器41A將對應(yīng)于解碼結(jié)果的解碼后信號輸出到對應(yīng)于存儲(chǔ)器33-1、33-2……的選擇器45A、45B……向選擇器42A提供輸入到RAM端口RP 1、RP 2……的地址AD 1、AD 2……(除了已經(jīng)提供給每個(gè)解碼器的預(yù)定位之外)。選擇器42A選擇所提供的地址AD 1、AD 2……中的一個(gè)，并且將選中的地址輸出到存儲(chǔ)器33-1的地址輸入端ad。
同樣地，向選擇器43A提供經(jīng)由RAM端口RP 1、RP 2……輸入的寫數(shù)據(jù)信號WD 1、WD 2……，選擇器43A選擇這些寫數(shù)據(jù)中的一個(gè)，并將選中的寫數(shù)據(jù)輸出到存儲(chǔ)器33-1的寫數(shù)據(jù)輸入端wd。
同樣，向選擇器44A提供從存儲(chǔ)器33-1、33-2……讀出的讀數(shù)據(jù)，即，從這些存儲(chǔ)器的讀數(shù)據(jù)輸出端rd輸出。選擇器44A選擇這些所提供的讀數(shù)據(jù)中的一個(gè)，并經(jīng)由RAM端口RP 1將選中的讀數(shù)據(jù)輸出為讀數(shù)據(jù)信號RD 1。
向選擇器45A提供從解碼器41A、41B……輸出的解碼后信號，選擇器45A選擇這些解碼信號中的一個(gè)，并且將選中的解碼信號輸出到存儲(chǔ)器33-1的的片選輸入端cs。
注意，在從序列發(fā)生器11提供的配置信息的基礎(chǔ)上控制解碼器41A及選擇器42A、43A、44A和45A，并且可以根據(jù)配置信息動(dòng)態(tài)改變它們的電路配置。注意，從序列發(fā)生器11提供存儲(chǔ)器33-1的控制信號(例如，讀信號或?qū)懶盘?。
通過如上配置存儲(chǔ)器重配置電路32，通過對地址信號AD 1、AD2……的預(yù)定位解碼所獲得的解碼信號作為片選信號經(jīng)由選擇器45A、45B……輸入到存儲(chǔ)器33-1、33-2……，由此確定要被使用的存儲(chǔ)器。例如，通過使用合并形式的存儲(chǔ)器33-1和33-2并控制解碼器41A及選擇器45A和45B，從而使片選信號在地址AD 1的最高有效位的值是“0”時(shí)提供給存儲(chǔ)器33-1，而在最高有效位的值是“1”時(shí)提供給存儲(chǔ)器33-2，這樣可以擴(kuò)展RAM端口RP 1的地址區(qū)(可訪問地址值的范圍)。
同樣，通過在從序列發(fā)生器11提供的配置信息的基礎(chǔ)上控制關(guān)于地址、寫數(shù)據(jù)和讀數(shù)據(jù)的選擇器42、43、44和45，可以自由選擇經(jīng)由RAM端口RP 1、RP 2……中的一個(gè)輸入的信號，并且可以自由選擇信號將要輸出到的RAM端口RP 1、RP 2……中的一個(gè)。這使得可以確定存儲(chǔ)器33-1、33-2……到RAM端口RP 1、RP 2……的分配情況。因此，可以根據(jù)從序列發(fā)生器11提供的配置信息動(dòng)態(tài)重配置存儲(chǔ)區(qū)域以形成任意存儲(chǔ)器配置。
在上述的該實(shí)施例中，存儲(chǔ)器重配置電路32根據(jù)配置信息動(dòng)態(tài)改變存儲(chǔ)器到RAM端口RP的分配情況，并且重配置由存儲(chǔ)器33-1至33-5形成的存儲(chǔ)區(qū)域。因此，可以根據(jù)目的形成存儲(chǔ)器配置并自由改變存儲(chǔ)容量。
在上述實(shí)施例中，解釋了作為示例的具有5個(gè)存儲(chǔ)器33-1至33-5和兩個(gè)運(yùn)算單元34的可重配置半導(dǎo)體器件。但是，存儲(chǔ)器的數(shù)目和運(yùn)算單元的數(shù)目可以是任意數(shù)值。
同樣，在上述實(shí)施例中，作為示例，擴(kuò)展了地址區(qū)。但是，本發(fā)明并不限于該實(shí)施例。例如，也可以通過存儲(chǔ)器重配置電路32重配置存儲(chǔ)區(qū)域，并且改變經(jīng)由RAM端口輸入及輸出的數(shù)據(jù)的位寬。在該情形中，例如，如果輸入/輸出數(shù)據(jù)的寬度小于數(shù)據(jù)總線寬度，則可以通過使用數(shù)據(jù)發(fā)生器等向相對于數(shù)據(jù)總線冗余的信號線提供預(yù)定值。
在上述實(shí)施例中，解釋了作為示例的具有一個(gè)序列發(fā)生器11和一個(gè)運(yùn)算處理器12的可重配置半導(dǎo)體器件。但是，本發(fā)明也可以應(yīng)用于例如具有如圖4所示的多個(gè)集群的可重配置半導(dǎo)體器件。
圖4是示出了該實(shí)施例的可重配置半導(dǎo)體器件設(shè)置的另一示例的圖。
圖4所示的可重配置半導(dǎo)體器件具有多個(gè)集群51-1、51-2……51-n(n是任意自然數(shù))、存儲(chǔ)器重配置電路55和包括多個(gè)存儲(chǔ)器57的存儲(chǔ)器組合裝置56。
每個(gè)集群由序列發(fā)生器52、總線(選擇器/寄存器)53及多個(gè)運(yùn)算單元54組成。注意，序列發(fā)生器52、總線53和運(yùn)算單元54對應(yīng)于圖2所示的序列發(fā)生器11、總線31和運(yùn)算單元34，所以省略對它們的解釋。還要注意，存儲(chǔ)器重配置電路55具有與上述存儲(chǔ)器重配置電路相同的設(shè)置等，唯一區(qū)別是一個(gè)存儲(chǔ)器重配置電路55形成在集群51-1、51-2……51-n之外，所以省略對它們的解釋。
如圖4所示，即使在使用集群51-1、51-2……51-n時(shí)，也可以經(jīng)由一個(gè)存儲(chǔ)器重配置電路55訪問存儲(chǔ)器組合裝置56。因此，可以自由且動(dòng)態(tài)地改變集群51-1、51-2……51-n所使用的存儲(chǔ)器容量。
上述實(shí)施例只是在實(shí)施本發(fā)明時(shí)的實(shí)施示例，所以本發(fā)明的技術(shù)范圍不應(yīng)由這些實(shí)施例限制性地解釋。即，可以以各種形式實(shí)施本發(fā)明，而不脫離本發(fā)明的技術(shù)思想或主要特征。
在本發(fā)明中，存儲(chǔ)器重配置電路根據(jù)從控制電路提供的配置信息動(dòng)態(tài)改變存儲(chǔ)器的分配情況。這使得可以根據(jù)使用目的重配置存儲(chǔ)器配置，并且自由改變存儲(chǔ)容量。
交叉引用本申請基于2004年6月30日提交的在先日本專利申請No.2004-194103，并對其要求優(yōu)先權(quán)，其全部內(nèi)容通過參考被結(jié)合于此。
權(quán)利要求
1.一種半導(dǎo)體器件，其具有可以根據(jù)配置信息進(jìn)行動(dòng)態(tài)重配置的電路配置，所述半導(dǎo)體器件包括多個(gè)存儲(chǔ)器；輸出所述配置信息并控制所述半導(dǎo)體器件狀態(tài)的控制電路；和根據(jù)從所述控制電路提供的所述配置信息重配置由所述多個(gè)存儲(chǔ)器形成的存儲(chǔ)區(qū)域的存儲(chǔ)器重配置電路，其中所述存儲(chǔ)器重配置電路根據(jù)所述提供的配置信息動(dòng)態(tài)改變所述存儲(chǔ)器到存儲(chǔ)器端口的分配情況。
2.根據(jù)權(quán)利要求1所述的器件，其中所述存儲(chǔ)器重配置電路根據(jù)從所述控制電路提供的所述配置信息自由且動(dòng)態(tài)改變所述存儲(chǔ)區(qū)域。
3.根據(jù)權(quán)利要求1所述的器件，其中所述存儲(chǔ)器重配置電路根據(jù)從所述控制電路提供的所述配置信息，將所述存儲(chǔ)器中的一個(gè)或多個(gè)的組合分配到所述存儲(chǔ)器端口。
4.根據(jù)權(quán)利要求1所述的器件，其中所述存儲(chǔ)器重配置電路包括將經(jīng)由所述存儲(chǔ)器端口輸入的地址信號解碼的解碼器，其中所述存儲(chǔ)器重配置電路根據(jù)所述解碼器的解碼結(jié)果確定要被使用的存儲(chǔ)器。
5.根據(jù)權(quán)利要求4所述的器件，其中可以根據(jù)從所述控制電路提供的所述配置信息動(dòng)態(tài)改變所述解碼器的電路配置。
6.根據(jù)權(quán)利要求4所述的器件，其中所述解碼器將所述輸入地址信號的某一高位或某幾位高位解碼。
7.根據(jù)權(quán)利要求1所述的器件，其中所述存儲(chǔ)器重配置電路包括多個(gè)選擇器，所述選擇器選擇經(jīng)由所述存儲(chǔ)器端口交換的地址信號、寫數(shù)據(jù)信號和讀數(shù)據(jù)信號。
8.根據(jù)權(quán)利要求7所述的器件，其中可以根據(jù)從所述控制電路提供的所述配置信號動(dòng)態(tài)改變所述多個(gè)選擇器的電路配置。
9.根據(jù)權(quán)利要求1所述的器件，其中所述存儲(chǔ)器重配置電路包括解碼器、第一選擇器、第二選擇器和第三選擇器，其中地址信號從所述存儲(chǔ)器端口輸入到所述第一選擇器，寫數(shù)據(jù)信號從所述存儲(chǔ)器端口輸入到所述第二選擇器，所述第三選擇器將關(guān)于來自所述存儲(chǔ)器的讀出數(shù)據(jù)的讀數(shù)據(jù)信號輸出到所述存儲(chǔ)器端口。
10.根據(jù)權(quán)利要求1所述的器件，其中所述存儲(chǔ)器重配置電路重配置所述存儲(chǔ)器區(qū)域以擴(kuò)展從所述存儲(chǔ)器端口可訪問的地址值范圍。
11.根據(jù)權(quán)利要求1所述的器件，其中所述存儲(chǔ)器重配置電路重配置所述存儲(chǔ)器區(qū)域以改變經(jīng)由所述存儲(chǔ)器端口輸入及輸出的數(shù)據(jù)寬度。
12.根據(jù)權(quán)利要求1所述的器件，其中可以對每個(gè)時(shí)鐘動(dòng)態(tài)改變電路配置。
13.根據(jù)權(quán)利要求1所述的器件，其中所述控制電路包括存儲(chǔ)所述配置信息的配置存儲(chǔ)器。
14.一種半導(dǎo)體器件，包括多個(gè)半導(dǎo)體電路，每個(gè)都具有運(yùn)算器件和控制電路，其中所述運(yùn)算器件具有可以根據(jù)配置信息進(jìn)行動(dòng)態(tài)重配置的電路配置，所述控制電路輸出所述配置信息并控制狀態(tài)；多個(gè)存儲(chǔ)器；和根據(jù)從所述控制電路提供的所述配置信息重配置由所述多個(gè)存儲(chǔ)器形成的存儲(chǔ)區(qū)域的重配置電路，其中所述存儲(chǔ)器重配置電路根據(jù)所述提供的配置信息動(dòng)態(tài)改變所述存儲(chǔ)器到所述半導(dǎo)體電路的分配情況。
全文摘要
一種半導(dǎo)體器件包括多個(gè)存儲(chǔ)器、輸出配置信息的序列發(fā)生器以及根據(jù)從序列發(fā)生器提供的配置信息重配置存儲(chǔ)區(qū)域的存儲(chǔ)器重配置電路。因?yàn)榇鎯?chǔ)器重配置電路動(dòng)態(tài)改變存儲(chǔ)器的分配，所以可以根據(jù)使用目的重配置存儲(chǔ)器配置并且自由改變存儲(chǔ)容量。
文檔編號G06F15/00GK1716180SQ20051005556
公開日2006年1月4日 申請日期2005年3月16日 優(yōu)先權(quán)日2004年6月30日
發(fā)明者河野哲雄, 古川浩, 笠間一郎, 今福和章, 鈴木俊明, 齊藤美壽 申請人:富士通株式會(huì)社