專利名稱：電子電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路裝置，特別涉及具有可應(yīng)對超過GHz帶的高速信號的電源供給結(jié)構(gòu)的電子電路裝置。
背景技術(shù)：
處理超過GHz帶的數(shù)字信號(包含模擬信號)的晶體管在100ps以下的上升時間和下降時間中進(jìn)行高速開關(guān)動作。應(yīng)對這樣的高速開關(guān)動作的電能需要從電源供給。
下面用水管作比喻形象地說明這種電源供給的問題。與水跟隨的速度相比，即使迅速打開家用水管的水龍頭的閥門，水也不會與其對應(yīng)地流出。水的力量的傳送速度是1500m/s，如果從閥門到水龍頭的長度為10mm，則需要6.7μs。即使閥門比該時間更快地完全打開，水從水龍頭流出也在6.7μs后。此外，靜止的水有重力慣性，不僅其速度提高到1500m/s需要時間，而且因水的粘性造成的管壁阻抗也不能達(dá)到這樣高的速度。對于在慣性以上排出的水的補給，連接到家用水管的干線水管不能對應(yīng)這種急劇的變化，其水壓下降。
但是，如果干線水管是家用水管的100倍，則水壓下降為1/100，事實上可以忽略。形成這樣的形式是現(xiàn)有的電源供給的途徑。即，將平面地和平面電源對置而供給電源，在不能這樣供給時將旁路電容器作為代用電源的方法。
但是，電荷移動造成的電流傳送速度與某個結(jié)構(gòu)體中的電磁波速度相等。如果該結(jié)構(gòu)體的介電常數(shù)為4，則其傳送速度為1.5×108m/s。在電流開始流過該結(jié)構(gòu)體中時，因電路中的寄生電感Ls而產(chǎn)生電壓下降，如果設(shè)該電壓下降為Vdrop，則Vdrop＝Lsdi/dt。
水的管壁阻抗在電領(lǐng)域中概念上多少有所不同。在高速變化的電流中，與其對應(yīng)的概念是布線的特性阻抗。布線截面所涉及的直流電阻與特性阻抗相比一般小兩個數(shù)量級，沒有問題。但是，在GHz帶中必須計算高速變化引起的趨膚效應(yīng)造成的這種直流電阻。
而且，以上應(yīng)對高速開關(guān)的電源有慣性，即必須沒有寄生電感，而且有在導(dǎo)通的開關(guān)中充分流過電流的電流容量。即，與開關(guān)的電導(dǎo)G相當(dāng)?shù)碾娏鳛镮max＝GVdd。由于它是最大容許電流，所以與負(fù)載的狀態(tài)沒有關(guān)系。接收器端的電壓由該電流和負(fù)載決定。一般地，電源必須支持負(fù)載大小的概念在低速開關(guān)中是有用的，而在高速開關(guān)中應(yīng)該用最大電流Imax的概念來設(shè)計。
因此，可以實現(xiàn)Ls＝0、Imax＝GVdd的電源供給結(jié)構(gòu)是什么樣的結(jié)構(gòu)呢？旁路電容器必然有寄生電感Ls。以1005型來看，寄生電感Ls為200pH左右。200pH左右的用于連接該旁路電容器的電極部分的寄生電感附加在其上。即，寄生電感Ls合計為400pH左右。另一方面，在0603型中，各自的寄生電感為120pH和150pH，合計有270pH的寄生電感。即使今后開發(fā)出更小的電容器，如果包含電極部分的寄生電感，則非常難以使其合計比100pH小。
其次，如果總線驅(qū)動器的G為0.02S、Vdd為1V，則這種旁路電容器系的電流I為5mA。如果脈沖頻率為10GHz，則轉(zhuǎn)換速率為30ps左右。0603型的電壓下降為Vdrop＝270pH×5mA/30ps＝45mV，即使是最低的100pH結(jié)構(gòu)，也為Vdrop＝100pH×5mA/30ps＝17mV。如果連接到電源的驅(qū)動器有8個，則電壓下降分別為0.36V和0.136V，成為大問題。這樣，通過旁路電容器改善電源供給的改善十分困難。
再有，作為本發(fā)明涉及的現(xiàn)有技術(shù)文獻(xiàn)，有以下專利文獻(xiàn)。
專利文獻(xiàn)1特開2001-210959(日本)發(fā)明內(nèi)容因此，本發(fā)明提供具有可應(yīng)對超過GHz帶的高速信號的電源供給結(jié)構(gòu)的電子電路裝置。除此以外，提供電源地的波動不波及電子電路裝置整體的穩(wěn)定的電子電路裝置。
因此，本發(fā)明的電子電路裝置的主要特征結(jié)構(gòu)如下。第一，本發(fā)明的電子電路裝置涉及電源地對傳輸線路和驅(qū)動器晶體管的連接，將電源地對傳輸線路、驅(qū)動器晶體管、以及由該驅(qū)動器晶體管的輸出信號驅(qū)動的信號地對傳輸線路分別設(shè)置在同一芯片上。而且，電源地對傳輸線路與驅(qū)動器晶體管的漏極層直接連接到襯底。
第二，本發(fā)明的電子電路裝置涉及將電源地對傳輸線路分支多個的電源供給結(jié)構(gòu)，從元電源地對傳輸線路中分支多個分支電源地對傳輸線路。在分支電源地對傳輸線路中分別連接驅(qū)動器晶體管。此外，設(shè)置由驅(qū)動器晶體管的輸出信號驅(qū)動的信號地對傳輸線路、以及接收從該信號地對傳輸線路傳輸?shù)男盘柕慕邮掌麟娐贰?br>

圖1是表示傳輸線路的LC梯形等效電路的圖。
圖2是表示將電源地對傳輸線路連接到驅(qū)動器晶體管的結(jié)構(gòu)的斜視圖。
圖3是表示圖2剖面結(jié)構(gòu)的圖。
圖4是驅(qū)動器-接收器電路的電路圖。
圖5是表示傳輸線路的各種結(jié)構(gòu)的圖。
圖6是表示對三驅(qū)動器的電源供給結(jié)構(gòu)的等效電路圖。
圖7是表示由疊層對(stacked pair)線路制成的三驅(qū)動器的電源地對傳輸線路一例的圖。
圖8是表示電源地對傳輸線路合流點的電磁波行進(jìn)模擬的圖。
圖9是表示三驅(qū)動器的一個驅(qū)動器先工作時的模擬結(jié)果圖。
圖10是表示電源地對傳輸線路的特性阻抗Z0ps小時的模擬圖。
圖11是表示驅(qū)動器晶體管的導(dǎo)通定時產(chǎn)生偏差時的模擬結(jié)果圖。
圖12是表示網(wǎng)絡(luò)分支布線的模擬結(jié)果圖。
圖13是網(wǎng)絡(luò)分支布線的平面圖。
圖14是網(wǎng)絡(luò)分支布線的平面圖。
圖15是網(wǎng)絡(luò)分支布線的平面圖。
圖16是網(wǎng)絡(luò)分支布線的平面圖。
圖17是表示電源地對傳輸線路的90°彎曲結(jié)構(gòu)的圖。
圖18是吸收高頻能量的電阻電容器電路的概念圖。
圖19是表示吸收高頻能量的電阻電容電路的平面圖。
圖20是表示吸收高頻能量的另一電阻電容電路的平面圖。
圖21是表示帶有方向性耦合器的電源地對傳輸線路的圖。
圖22是表示元電源地對傳輸線路的終端結(jié)構(gòu)例的圖。
圖23是表示驅(qū)動器的電流波形和經(jīng)過電源地對傳輸線路的電流波形的圖。
圖24是表示倒裝片中的電源地連接結(jié)構(gòu)一例的圖。
圖25是驅(qū)動器-接收器電路的電路圖。
圖26是脈沖波形的分解(傅立葉級數(shù))說明圖。
圖27是驅(qū)動器晶體管結(jié)構(gòu)的剖面圖。
圖28是表示圖27的基本原理的電路模型圖。
圖29是傳輸線路結(jié)構(gòu)中構(gòu)成的CMOS驅(qū)動器的剖面圖。
具體實施例方式
下面，參照附圖詳細(xì)地說明本發(fā)明的實施方式。首先，本發(fā)明的電子電路裝置將電源線和地線用傳輸線路對構(gòu)成，使用電源地對傳輸線路，所以先說明這點。
如果電源地為傳輸線路對，則可定義特性阻抗Zo。例如，有將8個驅(qū)動器連接到電源地對傳輸線路的情況。因此，如果確保最大電流Imax＝5mA×8＝40mA的條件為Vdd＝0.5V，則Imax＝40mA＝Vdd/Zo＝0.5/12.5Ω，特性阻抗Zo＝12.5Ω。如果電源地僅用傳輸線路對構(gòu)成，則寄生電感Ls＝0。該值是可充分設(shè)計的范圍。這種電源地對傳輸線路可以構(gòu)成可高速應(yīng)對的電源。本發(fā)明的結(jié)構(gòu)以這種電源地對傳輸線路為前提。
這里，說明通過這樣的電源地對傳輸線路，可如何應(yīng)對高速信號。特性阻抗的線路為LC梯形電路的等效電路。LC梯形電路的分區(qū)以單位長度來分區(qū)，并可將該單位長度任意地設(shè)定，所以盡管是LC電路，但沒有LC諧振點。根據(jù)頻率自動地進(jìn)行LC梯形電路的分區(qū)。如果將其模型化，則如圖1那樣。
設(shè)電壓和電流的正弦波是一致的正弦波。設(shè)正弦波的最大點、最小點為電荷存儲最多的地點，以電容分量作為主要分量。而且，設(shè)電流梯度最強地點上電感分量起作用，可如圖1那樣表現(xiàn)。在這樣的LC梯形電路中，可無限地連接相同的傳輸線路結(jié)構(gòu)，所以可以根據(jù)頻率自動地改變其分區(qū)。
即，如果每單位長度的電容為C/l、每單位長度的電感為L/l，則每單位長度的阻抗Z/l如下式所示。
式1Z/l=ZL·Zc=jωL/ljωC/l=LC=Zo[Ω]]]>這里，ω是角頻率，j是虛數(shù)，ZL＝j(luò)ωL/l、Zc＝l/jωC/l。 ZL和Zc作為長度方向上同時存在的證明，采用數(shù)學(xué)上的相乘平均，使j和ω及l(fā)完全消除。Zo是實數(shù)，不具有頻率特性，是不具有長度單位的阻抗。無論傳輸線路長短，相同阻抗的物理量表現(xiàn)管道的開口。
而且，該開口的深度為沒有管壁阻抗的管道，如果流過脈動的水，則即使它有無限的長度，也按原來的方式傳遞。從傳輸線路的入口看的電導(dǎo)為1/Zo，如果對應(yīng)于該電導(dǎo)的電流流過傳輸線路，則有因其后沒有電阻而達(dá)到無限遠(yuǎn)的概念。
如果模型化地考慮其物理模型，則L和C中積蓄的電荷能量在自由分區(qū)的LC分區(qū)中移動，并且以電磁波速度在傳輸線路內(nèi)行進(jìn)，僅可看到L和C的平方平均的特性阻抗。重要的是與在通常的SPICE中大多使用的LC的Lumped模型不一致。傳輸線路看不到L和C，但只要看到Zo就可以。
將驅(qū)動器晶體管的電源地電極直接連接到電源地對傳輸線路時，按電磁波速度隨即供給電流I(上述條件I＝40mA＝Vdd/Zo＝0.5V/12.5Ω、Zo＝12.5Ω)。沒有上述電容器中有問題的成為慣性力的寄生電感Ls。
如果相對介電常數(shù)為4，則電磁波速度為1.5×108m/s。形成驅(qū)動器溝道的速度受電荷的遷移率支配。在硅中飽和電場強度約為5×105m/s，相對于電磁波速度大約慢三個數(shù)量級。如果柵極長度具有某一尺寸，將傳輸線路連接到具有柵極長度的兩個數(shù)量級以下長度的源極或漏極結(jié)構(gòu)，則可進(jìn)行比開關(guān)速度快的電源供給。
下面，說明使用電源地對傳輸線路的電子電路裝置的具體結(jié)構(gòu)。圖2是表示將電源地對傳輸線路連接到驅(qū)動器晶體管的理想的示意結(jié)構(gòu)的斜視圖。圖3是表示將電源地對傳輸線路直接連接到驅(qū)動器晶體管的剖面結(jié)構(gòu)圖。這樣的電源供給結(jié)構(gòu)是使驅(qū)動器晶體管的電極產(chǎn)生的寄生電感Ls最小的結(jié)構(gòu)。
首先，說明N溝道型MOS晶體管構(gòu)成的驅(qū)動器晶體管10的結(jié)構(gòu)。例如在硅襯底等的半導(dǎo)體襯底1的表面上形成P阱2，在該P阱2中，將N+型的漏極層3和N+型的源極層4隔開規(guī)定的間隔后形成。漏極層3和源極層4之間的阱2的表面成為溝道區(qū)域。
此外，在該溝道區(qū)域上形成柵極絕緣膜5，緊靠在該柵極絕緣膜5上形成柵電極6。柵電極6由多晶硅柵極、或?qū)⒍嗑Ч韬玩u硅化物等高熔點金屬硅化物進(jìn)行疊層的聚硅化物柵極形成。
此外，在從漏極層3分離的P阱2的表面上形成摻雜了濃度比P阱2高的雜質(zhì)的P+層7，同樣地，在從源極層4分離的P阱2的表面上形成摻雜了濃度比P阱2高的雜質(zhì)的P+層8。而且，在漏極層3和P+層7之間形成絕緣層9a，在源極層4和P+層8之間形成絕緣層9b。絕緣層9a、9b例如通過LOCOS(Local Oxidation Of Silicon)而形成。
接著，夾置絕緣層21相互平行地配置電源地對傳輸線路20，由Al等金屬層組成的電源線22和接地線23構(gòu)成。在接地線23和半導(dǎo)體襯底1之間形成絕緣層24。
此外，夾置絕緣層21相互平行地配置信號地對傳輸線路30，由Al等金屬層組成的信號線31和接地線32構(gòu)成。在接地線32和半導(dǎo)體襯底1之間形成絕緣層24。
電源地對傳輸線路20和信號地對傳輸線路30都以連接列的縱結(jié)構(gòu)來形成傳輸線路結(jié)構(gòu)，并連接到驅(qū)動器晶體管10的電極。即，在電源地對傳輸線路20中，在電源線22的連接列22a和接地線23的連接列23a的縱方向上形成傳輸線路對。連接列22a連接到成為驅(qū)動器晶體管10的電源電極的漏極層3，連接列23a連接到成為驅(qū)動器晶體管10的襯底接地電極的P+層7。再有，連接列22a由嵌入在設(shè)置于絕緣層21、24中的通孔中的金屬等形成，連接列23a由嵌入在設(shè)置于絕緣層24中的通孔中的金屬等形成。
在信號地對傳輸線路30中，信號線31的連接列31a和地線32的連接列32a都在縱方向上形成傳輸線路對。連接列31a連接到成為驅(qū)動器晶體管10的輸出電極的源極層4，一個連接列32a連接到成為驅(qū)動器晶體管10的襯底地電極的P+層8。再有，連接列31a由嵌入在設(shè)置于絕緣層21、24中的通孔中的金屬等構(gòu)成，連接列32a由嵌入在設(shè)置于絕緣層24中的通孔中的金屬等形成。
根據(jù)上述結(jié)構(gòu)，可以實現(xiàn)寄生電感Ls＝0。此外，為了連接列部分的漏極電場和源極電場不影響柵電極，電源地對傳輸線路20和柵電極6的距離最好具有比電源地對傳輸線路20的電源線22和地線23的距離大的距離。同樣，信號地對傳輸線路30和柵電極6的距離最好具有比信號地對傳輸線路30的信號線31和地線32的距離大的距離。由此，可以使漏極層3和源極層4的擴散深度淺，同時可盡力防止接近效應(yīng)。
圖4是使用上述結(jié)構(gòu)的電源供給結(jié)構(gòu)的驅(qū)動器-接收器電路的電路圖。驅(qū)動器晶體管10導(dǎo)通，存儲在電源地對傳輸線路20的電荷被信號地對傳輸線路30抽取。將電荷以慣性為0、即電磁波速度供給信號地對傳輸線路30，朝向下一級的接收器晶體管40。在接收器晶體管40中，形成同樣的結(jié)構(gòu)，連接電源地對傳輸線路41和信號地對傳輸線路42。這是一電源一驅(qū)動器的例子。如果信號地對傳輸線路30的Zo＝100Ω，根據(jù)水管理論，電源地對傳輸線路20的特性阻抗ZoP在100Ω以上就足夠了。可獲得Imax＝Vdd/100Ω的最大電流。
但是，從集總模型來看，如果驅(qū)動器晶體管10的導(dǎo)通電阻Ron為500Ω，則信號電壓V為V＝Vdd/(Ron+RT)＝0.17Vdd，Vdd＝1V時V＝0.17。作為10GHz開關(guān)動作的驅(qū)動器晶體管10的信號電平，當(dāng)然是容許范圍。如果Ron＝250Ω，則在Vdd＝0.5V時可獲得同樣的振幅。這里，RT是終端電阻的電阻值，Vdd是電源電壓。
如果將八驅(qū)動器連接到電源地對傳輸線路時Zop＝100Ω/8＝12.5Ω，則使原理性的問題得以解決。這里，傳輸線路的各種結(jié)構(gòu)示于圖5。圖5(a)是將布線對配置在一平面上的共面對線路，圖5(b)是將三條布線一平面狀地配置，將兩端的布線對共用連接的隔離共面線路，圖5(c)是將布線對上下平行重疊的疊層對線路，圖5(d)是將三條布線上下平行重疊，將上下布線共用連接的隔離疊層對線路。無論哪個結(jié)構(gòu)，將布線嵌入均質(zhì)的絕緣層中是重要的，在這樣的結(jié)構(gòu)中，即使s＝d/2，也呈現(xiàn)出幾乎難以看到相鄰的線路對影響的狀態(tài)。這里，s是傳輸線路間的距離，d是傳輸線路的布線間距。
對于成對的行波電磁波(TEM波)，相鄰不形成行波的形式。只要確保s＞d/2就可以。可以說傳輸線路只有這樣才具有有利的能量傳輸結(jié)構(gòu)。
下面，說明多個驅(qū)動器的電源供給結(jié)構(gòu)。為了簡化，考慮三驅(qū)動器的電源。圖6是表示對三驅(qū)動器的電源供給結(jié)構(gòu)的等效電路圖，而圖7是表示由疊層對線路形成的三驅(qū)動器的電源地對傳輸線路的一例的圖。
50是元電源地對傳輸線路，51、52、53是從元電源地對傳輸線路50分支的分支電源地對傳輸線路。55、56、57是分別連接到分支電源地對傳輸線路51、52、53的驅(qū)動器晶體管。58、59、60分別是連接到驅(qū)動器晶體管55、56、57的信號地對傳輸線路。
從圖6和圖7可知，三驅(qū)動器同時導(dǎo)通，抽取電源電荷時如同一驅(qū)動器工作那樣，沒有將三個分支電源地對傳輸線路51、52、53的合流部的特性阻抗進(jìn)行匹配的問題。這里，元電源地對傳輸線路50的特性阻抗Z0ps＝16.6Ω，各分支電源地對傳輸線路51、52、53的特性阻抗Z0pt都為50Ω。
如果將該特性阻抗的匹配條件一般化，則為Z0ps＝Z0pt/n。這里，n是分支電源地對傳輸線路的數(shù)目。設(shè)各個分支電源地對傳輸線路具有相等的特性阻抗Z0pt。在這種三驅(qū)動器的例子中，n＝3。此時，分支電源地對傳輸線路51、52、53的對元電源地對傳輸線路50的合流部的電磁波的能量反射率Γ按下式定義，成為0。
Γ＝(Z0pt/n-Z0ps)/(Z0pt/n+Z0ps)＝0
此外，如果該能量反射率Γ在10％以下，則在電源設(shè)計上可以容許。因此，考慮到這點，只要滿足以下的條件就可以。
Z0ps≤Z0pt/n≤1.2Z0ps即，在1.2Z0ps＝Z0pt時，有Γ＝(1.2Z0ps-Z0ps)/(1.2Z0pt+Z0ps)＝0.2/2.2＝0.091，能量反射率Γ在10％以下。
從模擬模型觀察電磁波的狀況時，如圖8那樣。圖8(A)是表示模擬模型的圖，圖8(B)是模擬模型的表面磁場的分布圖。可以解釋磁場變化大的部位是電流變化大的部位。
各驅(qū)動器晶體管55、56、57的導(dǎo)通電阻Ron＝200Ω，在到達(dá)端口P1、P2、P3的瞬間信號線側(cè)產(chǎn)生大的反射，所以在這些晶體管導(dǎo)通的瞬間可觀察到電磁波傳播到兩側(cè)面。這里，端口P1、P2、P3是模擬上的測定點?？芍谛胁ㄏ蛟娫吹貙鬏斁€路50合流后，電磁波大致規(guī)矩地行進(jìn)的狀況。
但是，三個驅(qū)動器晶體管55、56、57隨機地工作時，從各個驅(qū)動器晶體管觀察合流部，可看到特性阻抗為1/3，所以抽取電磁行波造成67％的負(fù)反射。圖9是表示三個驅(qū)動器晶體管55、56、57中兩個晶體管先導(dǎo)通時的與圖8同樣的模擬結(jié)果的圖。從圖9可知，該反射電磁波傳播到右邊兩條信號線側(cè)的狀況。合流了分支電源地對傳輸線路51、52、53的元電源成為中間電壓。其本身沒有問題，但分支的電源地對傳輸線路傳播的行波的擴散時間增大，TEM模零散的結(jié)果是耦合減弱，有電磁輻射和在周圍產(chǎn)生影響并引起共振的問題。
接著，在比分支電源地對傳輸線路51、52、53粗的元電源地對傳輸線路50有更低的特性阻抗Z0ps(6.33Ω)的條件下，進(jìn)行同樣的模擬。其結(jié)果示于圖10。粗的元電源地對傳輸線路50的電磁波的TEM傳輸模沒有過度零散，呈現(xiàn)良好的電源狀態(tài)。但是，如圖11所示，三個驅(qū)動器晶體管的導(dǎo)通定時產(chǎn)生偏差的模擬結(jié)果成為比圖9更差的狀態(tài)，可知其成為不能稱為行波的散亂的電磁波狀態(tài)。平面狀的電源地的波動如圖11所示，TEM行進(jìn)完全零散，到處產(chǎn)生渦流等共振。一般來說，在概念上，具有比幾百MHz高的時鐘頻率的基板，EMI的大部分從電源地平面結(jié)構(gòu)中產(chǎn)生。
這里，電信號能量與電力線、磁力線的產(chǎn)生等價，將這種電磁場僅在電信號能量的行進(jìn)方向的直角傳播面方向上擴大的行波稱為TEM波(Transverse Electromagnetic Wave橫向電磁波)。它是傳輸線路中信號流過時的理想方式，是能量不漏到外部的形式。根據(jù)圖8的模擬結(jié)果，可知TEM波被保持。通過采用電源地對傳輸線路，接近可實現(xiàn)Ls＝0的理想電源。但是，考慮到電源地對傳輸線路的特性阻抗不匹配的問題、即不能保持TEM波，至今其使用有待觀察。
因此，在驅(qū)動器晶體管以隨機定時工作，有多個分支的電源供給結(jié)構(gòu)中，為了行波不混亂，傳輸線路的特性阻抗盡量沒有不匹配的網(wǎng)絡(luò)布線是合適的。以模擬方式表示其一例時，如圖12所示。
該模擬是將晶體管的電阻從200Ω改變?yōu)?Ω，實質(zhì)上沒有晶體管的線路中從端口P1抽取電荷的模擬。相對于時間成為間隔延長的姿態(tài)，以使第一次行波之后產(chǎn)生第二次行波、進(jìn)而產(chǎn)生第三次行波，即使特性阻抗從50Ω改變?yōu)?.5Ω，TEM也沒有零散。
從不過度產(chǎn)生阻抗不匹配的網(wǎng)絡(luò)布線的50Ω布線出發(fā)，分支為具有75Ω的兩條布線。如果從50Ω的布線來看，其分支的布線為37.5Ω，能量反射率Γ為-14.3％(Γ＝(50-37.5)/(50+37.5))。下個分支布線有55Ω，行波的能量反射率Γ為-15.3％(Γ＝(75-55)/(75+55))。然后，兩端的兩條布線以擴大布線(減小到35Ω)方式連接到平行直線部。然后，該平行直線部有20Ω，具有60°擴大角，合流到有3.5Ω的元電源地對傳輸線路50。由該結(jié)構(gòu)可知，電磁波行進(jìn)作為沒有大反射的整體行進(jìn)，反射能量也與不連接部(布線的分支部)前的布線長度相同，所以返回時間相同，作為2次波、3次波，反射波也成為TEM波。
如果將上述的布線結(jié)構(gòu)概念一般化，則不連接部的反射能量反射率比較小，最好是能量反射率Γ在-20％以下。在這樣的方式下組裝網(wǎng)絡(luò)布線，順利向低特性阻抗轉(zhuǎn)移，無論哪個路徑，到達(dá)合流層的元電源地對傳輸線路50的時間都相同，形成使不連接部的反射時間都相同整齊的網(wǎng)絡(luò)。
5輸入的優(yōu)選一例示于圖13。5條分支電源地對傳輸線路61a～61e分別連接到未圖示的驅(qū)動器。從這些分支電源地對傳輸線路61a～61e的各個端子向元電源地對傳輸線路50放射狀地擴大5條傳輸線路對，構(gòu)成網(wǎng)絡(luò)布線62，該網(wǎng)絡(luò)布線62在元電源地對傳輸線路50中合流。
分支的5個特性阻抗最好在連接到驅(qū)動器側(cè)的特性阻抗(設(shè)驅(qū)動器連接部為50Ω)的5倍以下(由于為5個分支，所以在250Ω以下)、3.5倍以上(175Ω，負(fù)反射為-17.6％)。在本例中，合流后的元電源地對傳輸線路50具有的特性阻抗為3Ω。但是，該特性阻抗為50Ω/5個＝10Ω就足夠了，線寬度為圖13的約1/3寬度就可以。
這里，在網(wǎng)絡(luò)布線62中有多個交點，在各個交點中最好是將特性阻抗進(jìn)行匹配。在各個交點中兩條布線相交，所以存在進(jìn)入交點的兩條輸入布線和從交點出去的兩條輸出布線。設(shè)這兩條輸入布線的平均特性阻抗為Zin，兩條輸出布線的平均特性阻抗為Zout，如果Zin＝Zout，則能量反射率Γ＝(Zout-Zin)/(Zout+Zin)＝0。此外，如果容許能量反射率Γ在10％以下，則只要(Zout-Zin)/(Zout+Zin)≤10％就可以。因此，如果Zin≤Zout≤1.2Zin，則滿足這種條件。Zin在上述例中例如是分支電源地對傳輸線路側(cè)布線的特性阻抗，Zout是元電源地對傳輸線路50側(cè)布線的特性阻抗。由此，在網(wǎng)絡(luò)布線62中，不引起作為整體的行波的很大反射，可防止產(chǎn)生渦流。
在圖13中，從各分支電源地對傳輸線路61a～61e分支的網(wǎng)絡(luò)布線62的各布線不是等長布線，但角度小的布線可帶有曲率并形成等長布線。將其用3合流結(jié)構(gòu)表示時，如圖14那樣。即，從3條分支電源地對傳輸線路63a、63b、63c的各個端子向元電源地對傳輸線路50放射狀地擴大3條傳輸線路，構(gòu)成網(wǎng)絡(luò)布線64。該網(wǎng)絡(luò)布線64在元電源地對傳輸線路50中合流。而且，網(wǎng)絡(luò)布線64的各布線為等長布線。再有，如上述那樣，如果在圖13中合流部為1/3的寬度，則擴大角度淺，所以即使直線連接，也大致看作等長布線。
表示進(jìn)一步的合流結(jié)構(gòu)時，如圖15那樣。該結(jié)構(gòu)將圖14的結(jié)構(gòu)進(jìn)一步發(fā)展，在各3條的分支電源地對傳輸線路63a、63b、63c中，還連接網(wǎng)絡(luò)布線65a、65b、65c。通過將其重復(fù)，可進(jìn)行自由的設(shè)計。
其次，在進(jìn)行粗傳輸線路的彎曲上需要下工夫。通過使用分支布線，使它們等長，比較容易進(jìn)行角度淺的彎曲。如果表示一例，則如圖16那樣。電源地對傳輸線路66使用6條分支布線67進(jìn)行彎曲。它是彎曲角度為45°的例子。
在傳輸線路對彎曲成直角時，圖17所示的結(jié)構(gòu)成為一例。在疊層對結(jié)構(gòu)中使用雙層布線對，所以彎曲成直角時，變?yōu)槠渌麑拥碾p層布線對。例如，第1層布線70、第2層布線71的對在第3層布線72、第4層布線73的對。通孔74是用于連接第1層布線70和第3層布線72的通孔，通孔75是用于連接第2層布線71和第4層布線73的通孔。此時，對應(yīng)于各個通孔74、75，需要設(shè)置脫離成對的對方布線的反通孔76。
通孔74、75、76的間距越窄越好，但如上述那樣，容許正負(fù)20％左右的反射，所以為可進(jìn)行設(shè)計的范圍。通孔對交錯配置，所以縱結(jié)構(gòu)可作為傳輸線路來保持。
在各驅(qū)動器晶體管的導(dǎo)通定時中，包含各個反射波的無數(shù)TEM模行波行進(jìn)。應(yīng)該注意的是，應(yīng)使分支等產(chǎn)生的反射與行波頻率共振。分支網(wǎng)絡(luò)的最大尺寸超過行波頻率的1/4波長就可以。
此外，在本發(fā)明中還包含規(guī)定長度低于行進(jìn)頻率的1/4波長的分支網(wǎng)絡(luò)。在沒有反射共振的條件下，只要按TEM模方式行進(jìn)，沒有電磁能量向外部的漏泄。即，沒有來自電源地的電磁輻射。因此，將EMI的問題完全解決。
但是，存在需要非常復(fù)雜的分支，制造工序復(fù)雜的缺點。因此，有在電源地對傳輸線路的分支部中，在其上下線路之間附加電容器傳輸線路，用直流電阻除去在那里流過的一部分高頻電流的方式。如果示出該方式，則如圖18那樣。
圖18(A)是表示電源地對傳輸線路的分支部的斜視圖，圖18(B)是元電源地對傳輸線路50的剖面圖。在圖18(A)中，元電源地對傳輸線路50僅示出分支的兩條分支電源地對傳輸線路51、52，為了簡化圖面，還省略了1條分支電源地對傳輸線路53。
在吸收用元電源地對傳輸線路50傳導(dǎo)的沖擊波式的行波的高頻分量能量上，僅有將其改變?yōu)闊崮艿姆椒ā＜?，僅插入直流電阻。但是，不能消耗直流電流。因此，如圖18所示，在分支前的元電源地對傳輸線路50的電源線50a和地線50b之間，相鄰插入兩個電容器電極81、82，而且將電容器電極81、82之間用電阻83a、83b連接。于是，用元電源地對傳輸線路50傳導(dǎo)的沖擊波式的行波的高頻分量流入電容器電極81、82。這種高頻波也是行波，流入電阻83a、83b，并被吸收。電容器電極81、82的兩端開路，每當(dāng)重復(fù)進(jìn)行反射時就被終端電阻吸收，所以越是通過這里的行波的高諧波分量的高頻越被吸收。高頻分量的能量是短時間內(nèi)凝聚的能量，一般是小能量。
為了防止行波的反射，如圖19所示，需要實現(xiàn)特性阻抗匹配的結(jié)構(gòu)。即，與將分支電源地對傳輸線路51、52、53合流的線路寬度的合計相比，需要元電源地對傳輸線路50的線路寬度細(xì)。這是因為設(shè)置了電容器電極81、82，所以特性阻抗變小。
此外，電容器電極81、82的終端因特性阻抗提高而需要擴大線路寬度。因此，如圖19所示，在元電源地對傳輸線路50中，需要設(shè)置壓縮部84和擴大部85。該壓縮部84和擴大部85的長度與行波的上升時間tr相比傳輸延遲在1/7時間以下。與圖13～圖17所示的匹配過的傳輸線路的分支合流相比，高諧波減少，所以該壓縮部84和擴大部85的影響少。
為了避免設(shè)置上述壓縮部84和擴大部85的麻煩，有圖20那樣的結(jié)構(gòu)。圖20(A)表示在芯片內(nèi)設(shè)置了電容電阻電路的結(jié)構(gòu)，圖20(B)表示在印刷線路板中設(shè)置了外裝的電容電阻電路的結(jié)構(gòu)，圖20(C)表示圖20(B)的平面圖。
在圖20(A)、圖20(B)、圖20(C)中，元電源地對傳輸線路50僅示出分支的兩條分支電源地對傳輸線路51、52，為了簡化圖面，還省略了1條分支電源地對傳輸線路53。
在圖20(A)的結(jié)構(gòu)中，在分支前的元電源地對傳輸線路50的電源線50a和地線50b之間，串聯(lián)插入兩個電容器91、92，并且設(shè)置串聯(lián)連接兩個電容器91、92的電阻93。更詳細(xì)地說，從元電源地對傳輸線路50的電源線50a拉出的引出部97和電容器92的一個電極通過縱列94連接，另一方面，從地線50b拉出的引出部95和電容器91的一個電極通過縱列96連接。電容器91、92為縱結(jié)構(gòu)，但也可以是在同層內(nèi)并列的結(jié)構(gòu)。
此外，在圖20(B)的結(jié)構(gòu)中，在分支前的元電源地對傳輸線路50的電源線50a和地線50b之間，串聯(lián)插入兩個外裝的貼片電容器101、102，設(shè)置串聯(lián)連接兩個貼片電容器101、102的電阻103。
圖19和圖20的電容器的容量在其傳輸線路的部分長度(相當(dāng)于圖20(C)的長度L)的電容量的50倍以上就可以，不需要大的電容量。按印刷電路板尺寸，如果特性阻抗Zop＝10Ω，則線路寬度為0.5mm，線路對間的絕緣層厚度為30μm，在0603尺寸的芯片中L＝約1mm，所以為0.7pF。一對電容器的電容量只要為35pF就足夠了。
例如，如果形成10GHz的行波(與時鐘頻率相同，但包含比時鐘高的高諧波)，則阻抗Z為1/(2π×10G×35p)＝0.45Ω，高頻在這里附加在分支電路上，大多變成熱而被消耗。如果頻率為1GHz數(shù)量級，則只要電容器容量是長度L的傳輸線路產(chǎn)生的電容量的500倍就可以。由于芯片內(nèi)的L小，所以芯片內(nèi)電容器必然更小。只要電阻與Z等價就可以，但為了避免瞬間發(fā)熱，可在阻抗Z的100倍左右的直至50Ω的范圍內(nèi)進(jìn)行調(diào)整。
作為用于吸收元電源地對傳輸線路50傳導(dǎo)的沖擊波式行波的高頻分量能量的更好的結(jié)構(gòu)，有用方向性耦合器110(方向性耦合器)釋放元電源地對傳輸線路50內(nèi)的高頻行波，在該耦合器的終端設(shè)置匹配電阻的結(jié)構(gòu)。該結(jié)構(gòu)示于圖21。圖21(A)是表示設(shè)置了方向性耦合器110的電源地對傳輸線路50的平面圖，圖21(B)是沿圖21(A)的X-X線剖切的剖面圖。
與分支為分支電源地對傳輸線路51、52這一側(cè)的元電源地對傳輸線路50相鄰設(shè)置方向性耦合器110。方向性耦合器110也由與元電源地對傳輸線路50相同結(jié)構(gòu)的線路對構(gòu)成，僅以間隙g與元電源地對傳輸線路50分離設(shè)置。元電源地對傳輸線路50和方向性耦合器110嵌入設(shè)置在絕緣層111內(nèi)。此外，在方向性耦合器110的線路對之間連接終端電阻112。
根據(jù)這種結(jié)構(gòu)，僅在方向性耦合器110中釋放高頻能量，直流從元電源地對傳輸線路50無衰減地通過連接到分支電源地對傳輸線路51、52的驅(qū)動器。在本實施方式中，作為方向性耦合器的一例，示出模擬TEM線路。如果間隙g與該線路的導(dǎo)體厚度t相同或比其小，則GHz頻率能量向方向性耦合器110移動。
最后，參照圖22說明元電源地對傳輸線路50到達(dá)元電源的部分。作為旁路電容器的多個貼片電容器120連接到元電源地對傳輸線路50的終端的多個端子上。將其一部分電源線50c、地線50d導(dǎo)出，經(jīng)電解電容器121等大容量電容器，連接到未圖示的電源電路。
當(dāng)然，也可以采用以下方法用嵌入電容器代替貼片電容器120，在LSI芯片內(nèi)連接設(shè)置于半導(dǎo)體內(nèi)的具有均質(zhì)連接端子的電容器串。貼片電容器120的容量從1nF至100nF，在多個端面整體地排列，作為整體，用與供給端的最大電流容量平衡的以往概念就足夠了。
而且，在上述結(jié)構(gòu)中，考慮電磁行波。按連接到元電源地對傳輸線路50的驅(qū)動器晶體管的開關(guān)速度抽取電荷，流過由該驅(qū)動器晶體管的導(dǎo)通電阻Ron和Vdd確定的電流I＝dd/Ron＝1V/200Ω＝5mA。如果該電流比容許最大電流Imax＝Vdd/Zop＝1V/50Ω＝20mA小，則無論晶體管開關(guān)如何快，都有適應(yīng)性。設(shè)驅(qū)動器晶體管以30ps進(jìn)行開關(guān)，則電流梯度di/dt為di/dt＝5mA/30ps＝0.17×109A/s，所以在上述0603型的還帶有Ls＝270pH的貼片電容器120中Vdrop＝46mV/驅(qū)動器，不能驅(qū)動多個驅(qū)動器晶體管。如果模式地圖示驅(qū)動帶有50Ω的終端電阻的接收器電路的電流狀況，則如圖23(A)那樣。
在容許最大電流Imax以下的條件下，急劇的波形原封不動地傳送到元電源地對傳輸線路50，通過由分支擴大布線層重復(fù)進(jìn)行反射，進(jìn)行能量的時間擴大，如圖23(B)所示，可以簡單地假設(shè)為tr＝30ps的10倍以上。但是，即使是這樣的方式，TEM模仍然保持，在粗布線中電荷分布也變稀。
在圖22的元電源地對傳輸線路50的終端中由作為旁路電容器的5個貼片電容器120接受電流，所以將電流分割成1/5，從一個貼片電容器120來看的電流梯度為di/dt＝1mA/300ps＝3.3×106A/s。
這里的電壓下降為Vdrop＝3.3×106A/s×270pH＝0.9mV的低值，沒有問題。即使多個驅(qū)動器晶體管可隨機地將這樣的行波獨立地傳送到終端，合成波也被相反地平均，問題變小。在復(fù)位等的64位同時切換時，多少會因分支網(wǎng)絡(luò)的非對稱性引起歪斜，10位同時切換時有問題。在上述計算例中，Vdrop＝0.9mV×10＝9mV，不產(chǎn)生問題。在前頭的計算例Ron＝500Ω的例子中，即使64位供給能量沒有歪斜地到達(dá)元電源，也不產(chǎn)生問題。
在行波到達(dá)元電源的端面時，如何觀察構(gòu)成等待列的貼片電容器120的特性阻抗呢？在實質(zhì)上非常寬的面積中電源地對進(jìn)行耦合，所以其特性阻抗非常小，為幾十至幾百mΩ數(shù)量級，大都引起負(fù)的全反射。
即，對于高頻能量，可看作是短路端。電流反流，以消除行波，電流行波對應(yīng)的電壓下降為高電壓波形并消除電壓下降。這樣的行波向驅(qū)動器行進(jìn)，具有將元電源地對傳輸線路50的LC梯形電路的不足存儲電荷進(jìn)行充電的作用。此時TEM波不散亂，電荷能量不從元電源地對傳輸線路50漏到外部，可保持電磁波狀態(tài)，并且進(jìn)行充電。
下面，說明另一電源供給結(jié)構(gòu)。粗布線的彎曲設(shè)計是困難的。盡量避免合流，用細(xì)布線的電源地對傳輸線路通過，最后用粗布線進(jìn)行集合的條件較好。圖24是表示提供這樣的電源供給結(jié)構(gòu)的倒裝芯片的圖，圖24(A)是倒裝芯片的圖形布局，圖24(B)表示局部放大圖。
芯片130上的相鄰線路對131將電源線和地線相鄰配置，與外部4分割×4的取出結(jié)構(gòu)連接。由于該圖復(fù)雜，所以省略用于合流的布線，在圖24(B)中取出部分來圖示。如圖24(B)所示，芯片130上的相鄰線路對131按列132從芯片130的內(nèi)層布線中取出(省略這種內(nèi)層布線)。
然后，相鄰線路對131通過各焊盤133，連接到各分支電源地對傳輸線路134，而且，將各分支電源地對傳輸線路134合流在粗的元電源地對傳輸線路135中。
芯片130周邊的兩列焊盤136用于信號線，進(jìn)行通常的布線，但這里僅圖示焊盤136，省略布線。芯片130上的相鄰線路對131如圖24(A)下面示出的剖面圖那樣，獲得寬高比大的對置面變大的布線結(jié)構(gòu)，但該結(jié)構(gòu)僅表示一例。
在圖24中可知，如果電源地對傳輸線路可環(huán)繞，則期望其盡量以分離狀態(tài)環(huán)繞在元電源附近。從芯片發(fā)出的電源地對傳輸線路全都在芯片內(nèi)進(jìn)行分支合流，形成行波電磁能量的時間分散，或被分支電容器吸收能量。圖19、圖20、圖21表示防止在這里接受電源地行波，以后的連接可以是直流式的連接，也可以是圖22那樣的某一部位拉出一條。但是，必須有可充分流過平均電流的導(dǎo)體截面積。
下面，說明芯片130內(nèi)的電路和布線。已經(jīng)示出N溝道型MOS晶體管的驅(qū)動器電路，但如圖25那樣，即使是CMOS驅(qū)動器或其他電路，同樣僅考慮電源地對傳輸線路的連接部就可以。
圖25表示驅(qū)動器-接收器電路的電路例。在該圖中，CMOS驅(qū)動器140是P溝道型MOS晶體管141和N溝道型MOS晶體管142構(gòu)成的CMOS反相電路，電源地對傳輸線路143連接到其電源-地端子。
此外，在CMOS驅(qū)動器140的輸出-地端子上連接信號地對傳輸線路144。在信號地對傳輸線路144的信號線和CMOS驅(qū)動器140的輸出端子之間連接阻尼電阻145。
此外，在信號地對傳輸線路144上連接終端電阻146。信號地對傳輸線路144連接到差動接收器150的差動輸入晶體管151、152的柵極。在差動接收器150中從另一電源地對傳輸線路153供給電源。
圖25的驅(qū)動器-接收器電路即使在芯片130內(nèi)也有比較長的信號線，可能超過信號頻率分量的1/4波長。因此，從抑制反射共振、防止RC延遲來看，在10GHz數(shù)字信號等級中信號線既是傳輸線路，又需要承擔(dān)傳輸線路匹配電阻。
作為一個方法，通過在差動接收器150端之前附加與信號地對傳輸線路144匹配的終端電阻146，吸收能量，進(jìn)行散熱，將信號反射抑制到0。如果是沒有附加終端電阻146的結(jié)構(gòu)，則連接到CMOS驅(qū)動器140的阻尼電阻145和CMOS驅(qū)動器140的導(dǎo)通電阻Ron的串聯(lián)電阻與信號地對傳輸線路144的特性阻抗相等就可以。
此時，差動接收器150的端形成全反射(接收器柵極的電容量非常小，形成實質(zhì)上的全反射)，所以變成2倍的電壓，而且所有的信號進(jìn)行全反射，所以具有可向電源地對傳輸線路143返回能量的優(yōu)點。
這種能量返回在通常的電源地連接中，使電源地的復(fù)雜波動增加，而在這種驅(qū)動器-接收器電路中，只要是TEM行波就沒有問題。在形成這樣的電路中需要考慮長度多大的布線。這里，長布線即1/4波長的計算示于表1。以不同的電磁波速度v表示。以v=co/μrϵr]]>表示。這里，co是真空中的光的速度，μr是包圍線路空間的絕緣材料的相對導(dǎo)磁率，εr是對應(yīng)的介電常數(shù)。
表1相對于芯片內(nèi)布線的頻率的形成傳輸線路所需長度的最小值

下面根據(jù)圖26說明脈沖波形的性質(zhì)。脈沖可用正弦波合成。由在基本正弦波中具有3倍頻的25％左右的正弦波、5倍頻的10％左右的正弦波、百分之幾的7倍高諧波、1％左右的9倍高諧波大致構(gòu)成脈沖波形。轉(zhuǎn)換速率越高，高次諧波的分量越大。
一般來說，即使是小能量的高諧波，如果為共振條件，也積蓄能量，不能忽略其大小，所以使用1GHz的脈沖時，需要考慮10GHz(脈沖時鐘頻率的10倍)的正弦波。如果用這樣的觀點觀察表1，則考慮以相當(dāng)?shù)?列的正弦波為基準(zhǔn)，形成左邊第1列的時鐘頻率。
在1GHz時鐘頻率中布線長度在SiO2內(nèi)為5mm。在2002.2的Symposiumon VLSI Circuit的Intel的論文(D.Deleganes，et al，“Designing a 3GHz，130nm，Pentium 4 Processor，”2002 Symposium on VLSI Circuit Digest ofTechnical Papers，CDROMO-7803-7310-3/02，2002.2)中將芯片內(nèi)布線限制在1.6mm以內(nèi)來設(shè)計。有說明它的材料(Pentium是インテルコ一ポレ一ション的注冊商標(biāo))。布線長度在10GHz的脈沖時為0.5mm。在10GHz時使用與100GHz的RF電路相同的頻率，根據(jù)使用單獨正弦波或窄頻帶正弦波的RF設(shè)計而使用合成波的設(shè)計非常困難。
在以上的前提條件下需要限制芯片上的布線設(shè)計。在按現(xiàn)有的CAD工具進(jìn)行的普通集中常數(shù)電路中設(shè)計的電路塊(功能塊)的最大布線長度需要在0.5mm以下，功能塊的規(guī)模受到該布線長度的限制。將電路塊間連接的布線(將其稱為總體布線)都需要形成圖4或圖25的傳輸線路結(jié)構(gòu)。全部需要從布線開始的設(shè)計。
而且，現(xiàn)有設(shè)計的集中常數(shù)電路塊的電源地可按現(xiàn)有設(shè)計方式進(jìn)行，但從其集中常數(shù)電路塊中發(fā)出的電源地線采用本發(fā)明的結(jié)構(gòu)。即，作為電源地對傳輸線路，考慮特性阻抗，并擴大合流?？傮w布線中采用的驅(qū)動器-接收器塊的電源系統(tǒng)都采用本專利申請的結(jié)構(gòu)，不用說，當(dāng)然直接連接到晶體管的源極或漏極。
特別是時鐘分配電路不僅形成信號線的對稱結(jié)構(gòu)傳輸線路化(一例樹結(jié)構(gòu))，而且電源地對傳輸線路也形成對稱結(jié)構(gòu)，成為包含使時鐘脈沖相位差為最小限度的結(jié)構(gòu)。
將芯片內(nèi)合流的粗布線完結(jié)并形成直流連接時，如圖22那樣，在粗的電源地對傳輸線路50的布線端面上分散連接貼片電容器120。這種貼片電容器120可以是形成于芯片內(nèi)的pn結(jié)電容器，但最好是金屬對置電極結(jié)構(gòu)的電容器。其理由如已經(jīng)說明的那樣，pn結(jié)電容器內(nèi)的載流子速度慢。
以上，詳細(xì)說明了布線結(jié)構(gòu)，在與上述的布線結(jié)構(gòu)組合，獲得對應(yīng)于高速信號的電源供給結(jié)構(gòu)之后，重要的是平滑地進(jìn)行驅(qū)動器晶體管10內(nèi)的電磁波行進(jìn)。這里，參照圖27來說明進(jìn)一步改進(jìn)圖3的驅(qū)動器晶體管10的結(jié)構(gòu)的驅(qū)動器晶體管10A的結(jié)構(gòu)。
在圖3的驅(qū)動器晶體管10的結(jié)構(gòu)中，電源地對傳輸線路20的地線23接觸漏極側(cè)的P+層7，信號地對傳輸線路30的地線32接觸源極側(cè)的P+層8。兩者在這點上是相同的，但對于圖27的驅(qū)動器晶體管10A來說，不同點在于，P+層7和P+層8通過設(shè)置在從漏極層3至源極層4的區(qū)域下的P+層160來相互連接。P+層160由雜質(zhì)濃度比P阱2高的擴散層形成，與P阱2相比，為低電阻。
圖28表示該驅(qū)動器晶體管的基本原理。電源地對傳輸線路20的地線23和信號地對傳輸線路30的地線32用低電阻的P+層7、8、160連接，所以如果驅(qū)動器晶體管10A導(dǎo)通，溝道區(qū)域反轉(zhuǎn)而形成電流路徑，則在所有部分保持傳輸線路對結(jié)構(gòu)。
如果結(jié)構(gòu)上的特性阻抗與源極側(cè)的傳輸線路匹配，則是理想的，但并不一定需要匹配條件。這是因為距離非常短。此外，圖27的漏極層3和源極層4、P+層160之間的距離d也可以為0。此外，由于不需要P+層160下的半導(dǎo)體，所以也可以是絕緣物結(jié)構(gòu)，即SOI(Silicon On Insulator)結(jié)構(gòu)。為了排除漏極層3和源極層4下的pn結(jié)電容，可用絕緣物構(gòu)成漏極層3和源極層4、P+層160之間的層。而且，P+層7、8、160也可以都用金屬來置換。由此，將電源地對傳輸線路20的地線23和信號地對傳輸線路30的地線32用金屬一體化。關(guān)鍵是提出了遵守圖28的基本原理的結(jié)構(gòu)。
圖29是表示SOI結(jié)構(gòu)的CMOS驅(qū)動器140的剖面圖。該CMOS驅(qū)動器140的電路是圖25所示的電路。在絕緣襯底170上形成P溝道型MOS晶體管141和N溝道型MOS晶體管142，在該絕緣襯底170內(nèi)，形成將電源地對傳輸線路143的地線和信號地對傳輸線路147的接地布線連接的Al層171。
在這種結(jié)構(gòu)中，需要d層有源極層/漏極層的擴散層深度左右的厚度，期望d層為絕緣物，以便即使產(chǎn)生pn結(jié)電容，也不失去SOI的優(yōu)點。此外，在N溝道型MOS晶體管142導(dǎo)通時，在輸出負(fù)載側(cè)附加了終端電阻146時，電荷完全不移動，即N溝道型MOS晶體管142成為無用的電路，所以可以說為了產(chǎn)生作為CMOS的優(yōu)點，在CMOS驅(qū)動器側(cè)設(shè)置阻尼電阻145的方法是更好的設(shè)計。
除此以外，還通過傳輸線路對172供給輸入信號，從而其地線落到輸出系的地，引起柵極充電、形成柵極下溝道，其下的地電平平衡，所以有促進(jìn)形成驅(qū)動器晶體管10A的溝道的優(yōu)點。
根據(jù)本發(fā)明的電子電路裝置，可以提供具有可應(yīng)對超過GHz的高速信號的電源供給結(jié)構(gòu)的電子電路裝置。
權(quán)利要求
1.一種電子電路裝置，包括電源地對傳輸線路，將電源線和第1地線通過絕緣層對置配置而構(gòu)成；驅(qū)動器晶體管；以及信號地對傳輸線路，由該驅(qū)動器晶體管的輸出信號驅(qū)動，將信號線和第2地線通過絕緣層對置配置而構(gòu)成；其特征在于將所述電源地對傳輸線路的電源線直接連接到所述驅(qū)動器晶體管的漏極層，同時將所述電源地對傳輸線路的第1地線連接到所述驅(qū)動器晶體管的襯底。
2.如權(quán)利要求1所述的電子電路裝置，其特征在于所述信號地對傳輸線路的布線長度大于所述驅(qū)動器晶體管的工作脈沖頻率的10倍高次諧波的1/4波長。
3.如權(quán)利要求1或權(quán)利要求2所述的電子電路裝置，其特征在于將所述信號地對傳輸線路的信號線直接連接到所述驅(qū)動器晶體管的源極層，同時將所述信號地對傳輸線路的第2地線直接連接到所述驅(qū)動器晶體管的襯底。
4.如權(quán)利要求3所述的電子電路裝置，其特征在于所述電源地對傳輸線路的特性阻抗大于或等于所述信號地對傳輸線路的特性阻抗。
5.如權(quán)利要求1所述的電子電路裝置，其特征在于所述電源地對傳輸線路的第1地線和所述信號地對傳輸線路的第2地線通過所述驅(qū)動器晶體管的襯底上形成的低電阻層來連接。
6.一種電子電路裝置，其特征在于，該電子電路裝置包括元電源地對傳輸線路；從該元電源地對傳輸線路分支的多個分支電源地對傳輸線路；分別連接到該分支電源地對傳輸線路的驅(qū)動器晶體管；由所述驅(qū)動器晶體管的輸出信號驅(qū)動的信號地對傳輸線路；以及接收從該信號地對傳輸線路傳輸?shù)男盘柕慕邮掌麟娐贰?br> 7.如權(quán)利要求6所述的電子電路裝置，其特征在于如果設(shè)所述分支電源地對傳輸線路的數(shù)目為n，所述元電源地對傳輸線路的特性阻抗為Z0ps，所述分支電源地對傳輸線路的特性阻抗為Z0pt，則滿足Z0ps≤Z0pt/n≤1.2Z0ps的條件。
8.如權(quán)利要求6所述的電子電路裝置，其特征在于所述多個分支電源地對傳輸線路分別在多個布線上放射狀地分支并構(gòu)成網(wǎng)絡(luò)布線，該網(wǎng)絡(luò)布線連接到所述元電源地對傳輸線路。
9.如權(quán)利要求8所述的電子電路裝置，其特征在于構(gòu)成所述網(wǎng)絡(luò)布線的所有布線為等長布線。
10.如權(quán)利要求6、7、8、9中任何一項所述的電子電路裝置，其特征在于在所述元電源地對傳輸線路的終端上連接多個旁路電容器，并且從該終端取出一個電源地對傳輸線路，在該電源地對傳輸線路的電源線和地線之間連接電容器，而且將該電源地對傳輸線路連接到電源電路。
11.如權(quán)利要求6、7、8、9中任何一項所述的電子電路裝置，其特征在于在所述元電源地對傳輸線路的分支部附近，在該分支電源地對傳輸線路的電源線和地線之間，設(shè)有由一對電容器和連接該對電容器的電阻元件構(gòu)成的電容電阻電路。
12.如權(quán)利要求11所述的電子電路裝置，其特征在于所述一對電容器具有所述電容電阻電路的所述元電源地對傳輸線路中尺寸與沿傳輸方向尺寸相同的所述元電源地對傳輸線路部分所具有的電容值的50倍以上的電容值。
13.如權(quán)利要求6、7、8、9中任何一項所述的電子電路裝置，其特征在于在所述元電源地對傳輸線路的分支部附近，設(shè)有由插入在該分支電源地對傳輸線路的電源線和地線之間的一對電容器電極和將該一對電容器電極之間連接的電阻元件構(gòu)成的電容電阻電路。
14.如權(quán)利要求13所述的電子電路裝置，其特征在于所述一對電容器電極和所述元電源地對傳輸線路之間形成的電容器具有所述電容電阻電路的所述元電源地對傳輸線路中尺寸與沿傳輸方向尺寸相同的所述元電源地對傳輸線路部分所具有的電容值的50倍以上的電容值。
15.如權(quán)利要求6、7、8、9中任何一項所述的電子電路裝置，其特征在于在所述元電源地對傳輸線路的分支點附近，配置與該元電源地對傳輸線路相鄰并由成對線路構(gòu)成的方向性耦合器，該方向性耦合器的成對線路間用終端電阻來耦合。
16.如權(quán)利要求15所述的電子電路裝置，其特征在于所述元電源地對傳輸線路和所述方向性耦合器的間隙尺寸在構(gòu)成所述方向性耦合器的導(dǎo)體厚度以下。
全文摘要
提供一種具有可應(yīng)對超過GHz帶的高速信號的電源供給結(jié)構(gòu)的電子電路裝置。將驅(qū)動器晶體管(10)形成在半導(dǎo)體襯底(1)的表面上。在該半導(dǎo)體襯底(1)上，形成對驅(qū)動器晶體管(10)進(jìn)行電源供給的電源地對傳輸線路(20)、以及向接收器傳輸信號的信號地對傳輸線路(30)。而且，電源地對傳輸線路(20)分別連接到驅(qū)動器晶體管的漏極層(3)、P阱(2)中的P
文檔編號G06F13/40GK1525564SQ200410005220
公開日2004年9月1日 申請日期2004年2月17日 優(yōu)先權(quán)日2003年2月24日
發(fā)明者大塚寬治, 宇佐美保, 保, 大 寬治 申請人:大塚寬治, 宇佐美保, 三洋電機株式會社, 沖電氣工業(yè)株式會社, 夏普株式會社, 索尼株式會社, 日本電氣株式會社, 株式會社日立制作所, 松下電器產(chǎn)業(yè)株式會社, 三菱電機株式會社, 羅姆株式會社, 大 寬治