向信號(hào)采集端口 13采集功率源系統(tǒng)的波導(dǎo)反向信號(hào);相鄰腔體pick_up信號(hào)采集端口 14采集相鄰腔體P i ck_up信號(hào)，指與腔體P i ck_up信號(hào)采集端口 11對(duì)應(yīng)的腔體相鄰。
[0040]所述模擬變頻組件4包括模擬上變頻組件41、模擬下變頻組件42和功分器43，所述功分器43輸入來自本振組件的本振信號(hào)，分為兩路，一路輸送給模擬上變頻組件41，另一路輸送給模擬下變頻組件42;本振組件的具體結(jié)構(gòu)如圖4所示，包括一個(gè)功分器和一個(gè)本振LO(locol oscillator，本振)形成模塊，功分器輸入信號(hào)來自信號(hào)源發(fā)生器，可以直接經(jīng)過功分器輸出，也可以經(jīng)過本振LO形成模塊處理形成所需信號(hào)。其中，本振LO形成模塊為振蕩器。
[0041]所述模擬上變頻組件包括第一支路，所述第一支路包括依次連接的第一衰減器、第一放大器、第一乘法器、第一帶通濾波器、第二放大器、第一開關(guān)、第二開關(guān)和耦合器;還包括第二帶通濾波器，所述第二帶通濾波器還與第一乘法器連接;所述第一開關(guān)和所述第二開關(guān)均有來自外部的時(shí)鐘信號(hào)控制其開關(guān)，所述第一支路的數(shù)量與所述輸出端3的輸出端口數(shù)量相同。第二帶通濾波器與輸出端3的輸出端連接，將輸出端3輸出的36MHZ的中頻信號(hào)通過第一支路進(jìn)行混頻，形成325MHZ的高頻信號(hào)發(fā)送給功率源系統(tǒng)，耦合器為定向耦合器，輸出射頻信號(hào)給數(shù)據(jù)采集端I的輸入端口。
[0042]361MHZ信號(hào)為來自本振器的本振信號(hào)，經(jīng)過功分器分為兩路，一路給模擬上變頻組件，另一路給模擬下變頻組件；
[0043]輸出給模擬上變頻組件的361MHZ信號(hào)通過第一衰減器衰減之后，再通過第一放大器放大，然后與經(jīng)過第二帶通濾波器濾波的36MHZ低頻信號(hào)相乘，再通過第二放大器放大處理，經(jīng)過第一開關(guān)和第二開關(guān)，最后經(jīng)過耦合器進(jìn)行耦合形成325MHZ高頻信號(hào)輸送給功率源系統(tǒng)。第一開關(guān)和第二開關(guān)通過外部的CTL信號(hào)控制其開關(guān)，能夠把連續(xù)的射頻信號(hào)調(diào)制成脈沖射頻信號(hào)送給功率源系統(tǒng)。CTL信號(hào)是作用于每一個(gè)支路的兩個(gè)開關(guān)，每一支路上有兩個(gè)開關(guān)是為了增加隔離度。
[0044]模擬下變頻組件包括至少兩個(gè)第二支路，所述第二支路包括依次連接的第二衰減器、第三放大器、第二乘法器、第三帶通濾波器和第四放大器;還包括第四帶通濾波器，所述第四帶通濾波器與第二乘法器連接;所述第二支路的數(shù)量大于所述數(shù)據(jù)采集端I的輸入端口數(shù)量。第二支路的數(shù)量大于所述數(shù)據(jù)采集端I的輸入端口數(shù)量。第四帶通濾波器與功率源系統(tǒng)連接，接收功率源系統(tǒng)輸出的325MHZ的高頻信號(hào)，與經(jīng)過功分器、第二衰減器和第三放大器處理后的信號(hào)相乘，再通過第三帶通濾波器和第四放大器處理，得到36MHZ的低頻信號(hào)輸出給數(shù)據(jù)采集端I。
[0045]其中第二支路至少為兩個(gè)，其中一個(gè)支路輸出36MHZ信號(hào)經(jīng)過倍頻器處理后，形成144MHZ的時(shí)鐘信號(hào)；
[0046]還包括時(shí)鐘電路5，時(shí)鐘電路5與數(shù)據(jù)采集端I連接。所述時(shí)鐘電路5包括第二支路，還包括倍頻器，所述第二支路輸出的信號(hào)經(jīng)過倍頻器處理，形成采樣時(shí)鐘信號(hào)。
[0047]其中，如圖5所示，第二支路輸出36MHZ信號(hào)輸入倍頻器，然后經(jīng)過倍頻器中的衰減器衰減，放大器放大，乘法器將放大的信號(hào)乘以二，濾波器濾波，再經(jīng)過放大器放大之后送入定向耦合器耦合，然后再經(jīng)過乘法器乘以二，經(jīng)過衰減器衰減，放大器放大，最后經(jīng)過功分器分成多路，每一路經(jīng)過衰減器衰減之后再放大，最后形成144MHZ信號(hào)送入數(shù)據(jù)采集端口對(duì)由模擬下變頻組件輸出的信號(hào)進(jìn)行采樣；
[0048]時(shí)鐘電路的采樣時(shí)鐘的頻率為加速器功率源系統(tǒng)輸出射頻信號(hào)頻率的4倍。
[0049]以上所述僅為本實(shí)用新型的較佳實(shí)施例，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，其特征在于，包括數(shù)據(jù)采集端(I)、處理器(2)、輸出端(3)和模擬變頻組件(4); 所述數(shù)據(jù)采集端(I)，分別與所述處理器(2)和模擬變頻組件(4)連接，用于采集模擬變頻組件(4)輸出的信號(hào)； 所述處理器(2)，用于對(duì)采集的信號(hào)進(jìn)行數(shù)字PI控制處理； 所述輸出端(3)，分別與所述處理器(2)和所述模擬變頻組件(4)連接，用于將處理器(2)處理的信號(hào)輸出給模擬變頻組件(4); 所述模擬變頻組件(4)，與功率源系統(tǒng)連接，用于將功率源系統(tǒng)輸出的射頻功率信號(hào)經(jīng)過變頻發(fā)送給數(shù)據(jù)采集端(I)，或?qū)⑤敵龆?3)輸出的信號(hào)經(jīng)過變頻輸出給功率源系統(tǒng)。2.根據(jù)權(quán)利要求1所述一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，其特征在于，所述數(shù)據(jù)采集端(I)包括腔體pick_up信號(hào)采集端口(11)、波導(dǎo)正向信號(hào)采集端口(12)、波導(dǎo)反向信號(hào)采集端口( 13)和相鄰腔體pick_up信號(hào)采集端口( 14)中的至少一種。3.根據(jù)權(quán)利要求2所述一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，其特征在于，所述腔體P i ck_up信號(hào)采集端口( 11 )、波導(dǎo)正向信號(hào)采集端口(I 2 )、波導(dǎo)反向信號(hào)采集端口(13)和相鄰腔體pick_up信號(hào)采集端口( 14)均為16位A/D變換器。4.根據(jù)權(quán)利要求1所述一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，其特征在于，所述輸出端(3)為16位D/A變換器。5.根據(jù)權(quán)利要求1所述一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，其特征在于，所述處理器(2)包括FPGA(21)，用于對(duì)采集的信號(hào)進(jìn)行數(shù)字PI控制處理。6.根據(jù)權(quán)利要求5所述一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，其特征在于，所述處理器(2)還包括DSP(22)，所述DSP(22)與所述FPGA(21)連接，用于對(duì)所述FPGA(21)進(jìn)行輔助運(yùn)算處理。7.根據(jù)權(quán)利要求1所述一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，其特征在于，所述模擬變頻組件(4)包括模擬上變頻組件(41)、模擬下變頻組件(42)和功分器(43)，所述功分器(43)輸入來自本振組件的本振信號(hào)，分為兩路，一路輸送給模擬上變頻組件(41)，另一路輸送給模擬下變頻組件(42);所述模擬上變頻組件(41)與所述輸出端(3)的輸出端口連接，所述模擬下變頻組件(42)與所述數(shù)據(jù)采集端(I)的輸入端口連接。8.根據(jù)權(quán)利要求7所述一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，其特征在于，所述模擬上變頻組件(41)包括第一支路，所述第一支路包括依次連接的第一衰減器、第一放大器、第一乘法器、第一帶通濾波器、第二放大器、第一開關(guān)、第二開關(guān)和耦合器;還包括第二帶通濾波器，所述第二帶通濾波器還與第一乘法器連接;所述第一開關(guān)和所述第二開關(guān)均由來自外部的時(shí)鐘信號(hào)控制其開和關(guān)，所述第一支路的數(shù)量與所述輸出端(3)的輸出端口數(shù)量相同。9.根據(jù)權(quán)利要求7所述一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，其特征在于，所述模擬下變頻組件包括至少兩個(gè)第二支路，所述第二支路包括依次連接的第二衰減器、第三放大器、第二乘法器、第三帶通濾波器和第四放大器;還包括第四帶通濾波器，所述第四帶通濾波器與第二乘法器連接;所述第二支路的數(shù)量大于所述數(shù)據(jù)采集端(I)的輸入端口數(shù)量。10.根據(jù)權(quán)利要求9所述一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，其特征在于，還包括時(shí)鐘電路(5)，所述時(shí)鐘電路(5)包括第二支路，還包括倍頻器，所述第二支路輸出的信號(hào)經(jīng)過倍頻器處理，形成采樣時(shí)鐘信號(hào)，對(duì)數(shù)據(jù)采集端(I)輸入的信號(hào)進(jìn)行采樣，然后發(fā)送給所述處理器(2)。
【專利摘要】本實(shí)用新型涉及一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，包括數(shù)據(jù)采集端、處理器、輸出端和模擬變頻組件；數(shù)據(jù)采集端，與處理器和模擬變頻組件連接，用于采集模擬變頻組件輸出的信號(hào)；處理器，包括FPGA，用于對(duì)采集的信號(hào)進(jìn)行數(shù)字PI控制處理；輸出端，與處理器和模擬變頻組件連接，用于將處理器處理的信號(hào)輸出給模擬變頻組件；模擬變頻組件，與功率源系統(tǒng)連接，用于將功率源系統(tǒng)輸出的射頻功率信號(hào)經(jīng)過變頻發(fā)送給數(shù)據(jù)采集端，或?qū)⑤敵龆溯敵龅男盘?hào)經(jīng)過變頻輸出給功率源系統(tǒng)。本實(shí)用新型一種用于加速器功率源的數(shù)字低電平控制系統(tǒng)，解決了現(xiàn)有技術(shù)中存在的功率源系統(tǒng)輸出射頻信號(hào)的幅度、相位、頻率不穩(wěn)定的缺陷。
【IPC分類】G05B19/04
【公開號(hào)】CN205334122
【申請(qǐng)?zhí)枴緾N201620072613
【發(fā)明人】王志宇, 李剛, 付浩然, 慕振成, 高建超, 張偉松, 霍彥波
【申請(qǐng)人】北京長(zhǎng)峰廣播通訊設(shè)備有限責(zé)任公司
【公開日】2016年6月22日
【申請(qǐng)日】2016年1月26日