NMOS管N203的源極接地。
[0009]作為優(yōu)選，所述的電壓比較電路包括第九電阻R31、第十電阻R32、第二十三PMOS管P31、第二十四PMOS管P32、第二十五PMOS管P33、第二十七PMOS管P35、第十六NMOS管N31、第十七NMOS管N32、第十八NMOS管N33和第二十NMOS管N35 ;所述第九電阻R31的一端和第十電阻R32的一端均連接電源電壓VDD，第九電阻R31的另一端接第二十三PMOS管P31的源極，第二十三PMOS管P31的漏極接第十六NMOS管N31的漏極，第十電阻R32的另一端接第二十四PMOS管P32的源極，第二十四PMOS管P32的柵極接帶隙基準(zhǔn)電壓的輸出端VBG，第二十四PMOS管P32的漏極接第十七NMOS管N32的漏極，第十六NMOS管N31的柵極和第十七NMOS管N32的柵極相接，第十六NMOS管N31的源極和第十七NMOS管N32的源極均接地，第十六NMOS管N31的柵極和第十六NMOS管N31的漏極短接，第二十五PMOS管P33的源極接電源電壓VDD，第十八NMOS管N33地源極接地，第二十五PMOS管P33和第十八NMOS管N33共柵共漏連接，第二十五PMOS管P33的柵極和第十八NMOS管N33的柵極接第十七NMOS管N32的漏極，第二十七PMOS管P35與第二十NMOS管N35共柵連接并接第二十五PMOS管P33的漏極，第二十七PMOS管P35的源極接第一比較參考電壓REFl，第二十NMOS管N35的漏極接第二比較參考電壓REF2，第二十七PMOS管P35的漏極和第二十NMOS管N35的源極相接并接第二十三PMOS管P31的柵極。
[0010]作為優(yōu)選，所述的轉(zhuǎn)換電路括第二十八PMOS管P41 ;所述的第二十八PMOS管P41的柵極接第二十五PMOS管P33的漏極，第二十八PMOS管P41的漏極接地，第二十八PMOS管P41的源極接第十六PMOS管P204的柵極。
[0011]作為優(yōu)選，所述的啟動(dòng)電路包括第二十九PMOS管P51、第二^^一 NMOS管N51和第二十二 NMOS管N52，所述第二十九PMOS管P51的源極接電源電壓VDD，第二十九PMOS管P51的漏極接第二i^一 NMOS管N51的漏極，第二^^一 NMOS管的源極接地，第二十九PMOS管P51的柵極和第二i^一 NMOS管N51的柵極相接并接第八PMOS管P108的漏極，第二十二 NMOS管N52的漏極接電源電壓VDD，第二十二 NMOS管N52的柵極接第二i^一 NMOS管N51的漏極，第二十二 NMOS管N52的源極接第一 NMOS管NlOl的漏極。
[0012]本發(fā)明的工作原理:本發(fā)明提供的高電源抑制比的帶隙基準(zhǔn)電壓源電路，利用參考電壓轉(zhuǎn)換電路實(shí)現(xiàn):在電源電壓上電時(shí)帶隙基準(zhǔn)核心輸出還沒就緒的時(shí)候，帶隙基準(zhǔn)核心電路使用電源電壓供電，此時(shí)基準(zhǔn)電壓輸出的電源抑制比不高；當(dāng)帶隙基準(zhǔn)核心電路輸出就緒后，電壓比較電路控制轉(zhuǎn)換電路發(fā)生轉(zhuǎn)換，前置穩(wěn)壓電路使用帶隙基準(zhǔn)核心電路輸出作為參考電壓產(chǎn)生預(yù)調(diào)節(jié)電壓并為帶隙基準(zhǔn)核心電路供電，此時(shí)基準(zhǔn)電壓輸出的電源抑制比提高。同時(shí)，本電路通過鏡像帶隙基準(zhǔn)核心的輸出電流作為前置穩(wěn)壓器和帶隙基準(zhǔn)核心中的運(yùn)算放大器的偏置電流，進(jìn)一步提高基準(zhǔn)電壓源的電源抑制比。
[0013]本發(fā)明相對(duì)于現(xiàn)有技術(shù)具有如下的優(yōu)點(diǎn)及效果:本發(fā)明通過利用帶隙基準(zhǔn)電壓源電路的輸出產(chǎn)生預(yù)調(diào)節(jié)電壓為帶隙基準(zhǔn)電壓源電路供電，帶隙基準(zhǔn)電壓源電路受噪聲的影響減小，帶隙基準(zhǔn)電壓源電路輸出的電源抑制比提高。
【附圖說明】
[0014]圖1為一種現(xiàn)有技術(shù)中傳統(tǒng)帶隙基準(zhǔn)電壓源電路圖。
[0015]圖2為本發(fā)明高電源抑制比的帶隙基準(zhǔn)電壓源的原理框圖。
[0016]圖3為本發(fā)明的一種具體電路圖。
[0017]圖4為本發(fā)明帶隙基準(zhǔn)電壓輸出的瞬態(tài)仿真圖。
[0018]圖5為本發(fā)明帶隙基準(zhǔn)電壓輸出的PSR仿真圖。
【具體實(shí)施方式】
[0019]下面結(jié)合實(shí)施例及附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)的描述，但本發(fā)明的實(shí)施方式不限于此。
[0020]實(shí)施例
[0021]如圖2所示，一種高電源抑制比的帶隙基準(zhǔn)電壓源，包括:帶隙基準(zhǔn)核心電路、前置穩(wěn)壓電路、轉(zhuǎn)換電路、電壓比較電路和啟動(dòng)電路；所述的啟動(dòng)電路的輸出連接帶隙基準(zhǔn)核心電路中的運(yùn)算放大器的偏置支路，在電源電壓上電時(shí)給帶隙基準(zhǔn)核心電路提供初始偏置電流；所述的前置穩(wěn)壓電路的輸出連接帶隙基準(zhǔn)核心電路供電端，為帶隙基準(zhǔn)核心提供預(yù)調(diào)節(jié)電壓；所述的電壓比較電路的比較電壓輸入端與隙基準(zhǔn)核心電路的輸出端VBG相連，電壓比較電路的輸出端與轉(zhuǎn)換電路輸入端相連，轉(zhuǎn)換電路的輸出端與前置穩(wěn)壓電路的輸出控制端相連，電壓比較電路通過將帶隙基準(zhǔn)核心電路的輸出與參考電壓比較后控制轉(zhuǎn)換電路選擇前置穩(wěn)壓電路輸出的預(yù)調(diào)節(jié)電壓或電源電壓VDD為帶隙基準(zhǔn)核心電路供電；所述的帶隙基準(zhǔn)核心電路輸出帶隙基準(zhǔn)電壓，所述帶隙基準(zhǔn)電壓的輸出端為VBG。
[0022]如圖3所示，為高電源抑制比的帶隙基準(zhǔn)電壓源的具體電路；所述的帶隙基準(zhǔn)核心電路包括第一 PMOS管PlOl、第二 PMOS管P102、第三PMOS管P103、第四PMOS管P104、第五 PMOS 管 P105、第六 PMOS 管 P106、第七 PMOS 管 P107、第八 PMOS 管 P108、第^^一 PMOS 管P111、第十二 PMOS 管 P112、第一 NMOS 管 N101、第二 NMOS 管 N102、第三 NMOS 管 N103、第四NMOS 管 N104、第五 NMOS 管 N105、第六 NMOS 管 N106、第七 NMOS 管 N107、第八 NMOS 管 N108、第一電阻R11、第二電阻R12、第三電阻R13、第一 PNP晶體管Qll和第二 PNP晶體管Q12 ;所述第一 PMOS管PlOl的源極、第二 PMOS管P102的源極、第三PMOS管P103的源極、第四PMOS管P104的源極、第五PMOS管P105的源極、第六PMOS管P106的源極、第七PMOS管P107的源極和第八PMOS管P108的源極均連接預(yù)調(diào)節(jié)電壓VDDL，第一 PMOS管PlOl和第二 PMOS管P102共源共柵連接，第三電阻R13的一端接第一 PMOS管PlOl的漏極，第三電阻R13的另一端接第一 PNP晶體管Qll的發(fā)射極，第二電阻R12的一端接第二 PMOS管P102的漏極，第二電阻R12的另一端與第一電阻Rll的一端連接，第一電阻Rll的另一端接第二 PNP晶體管Q12的發(fā)射極，第一 PNP晶體管Qll的基極、第一 PNP晶體管Qll的集電極、第二 PNP晶體管Q12的基極和第二 PNP晶體管Q12的集電極均接地，第七PMOS管P107和第八PMOS管P108共源共柵連接，第七PMOS管P107的柵極和第七PMOS管P107的漏極短接，第七PMOS管P107的漏極接第五NMOS管N105的漏極，第八PMOS管P108的漏極接第六NMOS管N106的漏極，第五NMOS管N105的源極接第七NMOS管N107的漏極，第六NMOS管N106的源極接第八NMOS管N108的漏極，第五NMOS管N105的柵極與第六NMOS管N106的柵極相接，第七NMOS管N107的柵極與第八NMOS管N108的柵極相接，第七NMOS管N107的源極與第八NMOS管N108的源極均接地，第i^一 PMOS管Plll的柵極接第二電阻R12與第一電阻Rll之間，第i^一 PMOS管Plll的漏極接第七NMOS管N107的漏極，第十二 PMOS管Pl 12的柵極接第一 PNP晶體管Qll的發(fā)射極，第十二 PMOS管Pl 12的漏極接第八NMOS管N108的漏極，第i^一 PMOS管Plll的源極與第十二 PMOS管Pl 12的源極相接并接第六PMOS管P106的漏極，第八PMOS管P108的漏極連接第一 PMOS管PlOl的柵極與第二 PMOS管P102的柵極，第三PMOS管P103的柵極接第二 PMOS管P102的柵極，第三PMOS管P103的漏極與第一 NMOS管NlOl的漏極相接，第一 NMOS管NlOl的柵極與第一 NMOS管NlOl的漏極短接，第一 NMOS管的NlOl的柵極與第二 NMOS管N102的柵極相接，第二 NMOS管N102的漏極接第四PMOS管P104的漏極，第四PMOS管P104的柵極與第四PMOS管P104的漏極短接并與第六PMOS管P106的柵極相接，第四PMOS管P104的柵極與第五PMOS管P105的柵極相接，第五PMOS管P105的漏極接第三NMOS管N103的漏極，第三NMOS管N103的柵極接第五NMOS管N105的柵極，第三NMOS管N103的源極接第四NMOS管N104的漏極，第三NMOS管N103的柵極與第三NMOS管N103的漏極短接，第四NMOS管N104的柵極與第四NMOS管N104漏極短接，第四NMOS管N104的柵極接第七NMOS管N107的柵極，第一 NMOS管NlOl的源極、第二 NMOS管N102的源極和第四NMOS管N104的源極均接地。
[0023]所述的前置穩(wěn)壓電路包括第十三PMOS管P201、第十四PMOS管P202、第十五PMOS管P203、第十六PMOS管P204、第十七PMOS管P205、第十八PMOS管P206、第二^^一 PMOS管P209、第二十二 PMOS 管 P210、第九 NMOS 管 N201、第十 NMOS 管 N202、第^^一 NMOS 管 N203、第十二 NMOS管N204、第十三NMOS管N205、第十四NMOS管N206、第十五NMOS管