技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開了一種高速嵌入式實時伺服控制器及其硬件加速方法，包括NIOSII軟核處理器、A/D采集芯片、D/A轉(zhuǎn)換芯片、FLASH存儲器、SDRAM存儲器、上位機接口組件、具有加減乘除四種運算功能的PID算法算術(shù)運算硬核處理器，A/D采集芯片連接有A/D采集控制邏輯電路，D/A轉(zhuǎn)換芯片連接有D/A轉(zhuǎn)換控制邏輯電路，各部分之間通過Avalon總線通信；對伺服控制PID參數(shù)按照計算機整型數(shù)和浮點數(shù)組織形式，采用地址整合方法得到二進制浮點數(shù)表現(xiàn)形式，并將過程返回參數(shù)和所得到二進制浮點數(shù)表現(xiàn)形式的伺服控制參數(shù)傳遞到PID算法算術(shù)運算硬核處理器中，并執(zhí)行PID算法加、減、乘、除四則運算，其結(jié)果回傳到NIOSII軟核處理器中進行處理，與現(xiàn)有技術(shù)相比，整個運算過程顯著提高了運算的速度。

技術(shù)研發(fā)人員：張榮;周繼昆
受保護的技術(shù)使用者：中國工程物理研究院總體工程研究所
技術(shù)研發(fā)日：2017.06.02
技術(shù)公布日：2017.08.04