1.一種抗噪聲的帶隙基準電路結(jié)構(gòu)，其特征在于，其包括輸入電壓濾波電路、PTAT帶隙基準電壓產(chǎn)生電路和基準電壓輸出電路，所述濾波電路的輸入端連接電源電壓，所述濾波電路輸出端輸出濾波電壓，所述濾波電路的輸出端連接PTAT帶隙基準電壓產(chǎn)生電路的輸入端，所述PTAT帶隙基準電壓產(chǎn)生電路的輸出端連接基準電壓輸出電路，所述PTAT帶隙基準電壓產(chǎn)生電路包括運算放大器、第二PMOS管、第三PMOS管、第五PMOS管、第六PMOS管、第一雙極型晶體管、第二雙極型晶體管、第一電阻、第二電阻、第三電阻和第三濾波電容，所述第二雙極型晶體管由n個并列的雙極型晶體管單元組成，所述第二PMOS管和第三PMOS管的源極和襯底均連接濾波電壓，所述第二PMOS管和第三PMOS管的漏極分別連接第五PMOS管和第六PMOS管的源極，所述第二PMOS管和第三PMOS管的襯底分別與第五PMOS管和第六PMOS管的襯底連接，所述第五PMOS管和第六PMOS管的柵極連接偏置電壓，所述第五PMOS管的漏極連接運算放大器的反相輸入端，所述第六PMOS管的漏極連接運算放大器的正相輸入端，所述運算放大器工作電壓由濾波電壓提供，所述運算放大器的輸出端分別連接第二PMOS管和第三PMOS管的柵極，所述第五PMOS管的漏極還與第一雙極型晶體管的發(fā)射極連接，所述第一雙極型晶體管的基極和集電極均連接電源地，所述第三電阻的一端與第一雙極型晶體管的發(fā)射極連接、另一端接地，所述第三濾波電容的一端與第一雙極型晶體管的發(fā)射極連接、另一端接地，所述第六PMOS管的漏極還通過第一電阻連接到第二雙極型晶體管的發(fā)射極，所述第二雙極型晶體管的基極和集電極均連接電源地，所述第二電阻的一端連接第六PMOS管的漏極、另一端連接電源地；所述基準電壓輸出電路包括第四PMOS管、第七PMOS管、第六電阻和第四濾波電容，所述第四PMOS管由k個并列的PMOS管單元組成，所述第四PMOS管的源極和襯底均連接濾波電壓，所述第四PMOS管的柵極連接所述運算放大器的輸出端，所述第四PMOS管的漏極連接第七PMOS管的源極，所述第七PMOS管的襯底連接第四PMOS管的襯底，所述第七PMOS管的柵極連接偏置電壓，所述第七PMOS管的漏極輸出基準電壓，所述第七PMOS管的漏極通過第六電阻連接電源地，所述第四濾波電容與第六電阻并聯(lián)。
2.根據(jù)權(quán)利要求1所述的一種抗噪聲的帶隙基準電路結(jié)構(gòu)，其特征在于，所述第一雙極型晶體管和第二雙極型晶體管是PNP雙極型晶體管。
3.根據(jù)權(quán)利要求1所述的一種抗噪聲的帶隙基準電路結(jié)構(gòu)，其特征在于，所述濾波電路包括第一PMOS管、第一NMOS管、第一濾波電容、第二濾波電容、第三電容、第四電阻和第五電阻，
所述第一PMOS管的源極和襯底均連接電源電壓，所述第一PMOS管的漏極連接第一濾波電容的一端，所述第一濾波電容的另一端連接第二濾波電容的一端，所述第二濾波電容的另一端接電源地，所述第一PMOS管的柵極連接第一NMOS管的漏極，所述第一NMOS管的源極和襯底均連接電源地，所述第一PMOS管的源極連接第一NMOS管的柵極，所述第一NMOS管的柵極通過第三電容接電源地，所述電源電壓和電源地之間串聯(lián)第四電阻和第五電阻，所述第四電阻和第五電阻之間的連接節(jié)點分別與第一PMOS管的柵極和第一NMOS管漏極之間的連接節(jié)點、第一濾波電容和第二濾波電容之間的連接節(jié)點連接，所述第一PMOS管的漏極作為濾波電路輸出端。