本實(shí)用新型涉及電路技術(shù)領(lǐng)域，尤其涉及一種抗噪聲的帶隙基準(zhǔn)電路結(jié)構(gòu)。

背景技術(shù)：

PTAT:Proportional to Absolute Temperature。

目前，大部分高速SRAM芯片中均具有多個(gè)I/O端口，由于數(shù)據(jù)輸出時(shí)，多個(gè)I/O端口不停地高速翻轉(zhuǎn)，使得芯片內(nèi)的電源地產(chǎn)生了極大的噪聲，在具有內(nèi)置LDO(low dropout regulator，低壓差線性穩(wěn)壓器)的芯片中，由于高噪聲而引發(fā)的LDO電路中的基準(zhǔn)模塊輸出電壓值偏離了與其，并出現(xiàn)較大的文波，最終影響到內(nèi)核電壓的穩(wěn)定，導(dǎo)致芯片性能下降或數(shù)據(jù)輸出錯(cuò)誤。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述技術(shù)問題，本實(shí)用新型的目的是提供一種：具有抗噪聲能力強(qiáng)的帶隙基準(zhǔn)電路結(jié)構(gòu)。

本實(shí)用新型所采用的技術(shù)方案是：一種抗噪聲的帶隙基準(zhǔn)電路結(jié)構(gòu)，包括輸入電壓濾波電路、PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路和基準(zhǔn)電壓輸出電路，所述濾波電路的輸入端連接電源電壓，所述濾波電路輸出端輸出濾波電壓，所述濾波電路的輸出端連接PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路的輸入端，所述PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路的輸出端連接基準(zhǔn)電壓輸出電路，所述PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路包括運(yùn)算放大器、第二PMOS管、第三PMOS管、第五PMOS管、第六PMOS管、第一雙極型晶體管、第二雙極型晶體管、第一電阻、第二電阻、第三電阻和第三濾波電容，所述第二雙極型晶體管由n個(gè)并列的雙極型晶體管單元組成，所述第二PMOS管和第三PMOS管的源極和襯底均連接濾波電壓，所述第二PMOS管和第三PMOS管的漏極分別連接第五PMOS管和第六PMOS管的源極，所述第二PMOS管和第三PMOS管的襯底分別與第五PMOS管和第六PMOS管的襯底連接，所述第五PMOS管和第六PMOS管的柵極連接偏置電壓，所述第五PMOS管的漏極連接運(yùn)算放大器的反相輸入端，所述第六PMOS管的漏極連接運(yùn)算放大器的正相輸入端，所述運(yùn)算放大器工作電壓由濾波電壓提供，所述運(yùn)算放大器的輸出端分別連接第二PMOS管和第三PMOS管的柵極，所述第五PMOS管的漏極還與第一雙極型晶體管的發(fā)射極連接，所述第一雙極型晶體管的基極和集電極均連接電源地，所述第三電阻的一端與第一雙極型晶體管的發(fā)射極連接、另一端接地，所述第三濾波電容的一端與第一雙極型晶體管的發(fā)射極連接、另一端接地，所述第六PMOS管的漏極還通過第一電阻連接到第二雙極型晶體管的發(fā)射極，所述第二雙極型晶體管的基極和集電極均連接電源地，所述第二電阻的一端連接第六PMOS管的漏極、另一端連接電源地；所述基準(zhǔn)電壓輸出電路包括第四PMOS管、第七PMOS管、第六電阻和第四濾波電容，所述第四PMOS管由k個(gè)并列的PMOS管單元組成，所述第四PMOS管的源極和襯底均連接濾波電壓，所述第四PMOS管的柵極連接所述運(yùn)算放大器的輸出端，所述第四PMOS管的漏極連接第七PMOS管的源極，所述第七PMOS管的襯底連接第四PMOS管的襯底，所述第七PMOS管的柵極連接偏置電壓，所述第七PMOS管的漏極輸出基準(zhǔn)電壓，所述第七PMOS管的漏極通過第六電阻連接電源地，所述第四濾波電容與第六電阻并聯(lián)。

進(jìn)一步地，所述第一雙極型晶體管和第二雙極型晶體管是PNP雙極型晶體管。

進(jìn)一步地，所述濾波電路包括第一PMOS管、第一NMOS管、第一濾波電容、第二濾波電容、第三電容、第四電阻和第五電阻，所述第一PMOS管的源極和襯底均連接電源電壓，所述第一PMOS管的漏極連接第一濾波電容的一端，所述第一濾波電容的另一端連接第二濾波電容的一端，所述第二濾波電容的另一端接電源地，所述第一PMOS管的柵極連接第一NMOS管的漏極，所述第一NMOS管的源極和襯底均連接電源地，所述第一PMOS管的源極連接第一NMOS管的柵極，所述第一NMOS管的柵極通過第三電容接電源地，所述電源電壓和電源地之間串聯(lián)第四電阻和第五電阻，所述第四電阻和第五電阻之間的連接節(jié)點(diǎn)分別與第一PMOS管的柵極和第一NMOS管漏極之間的連接節(jié)點(diǎn)、第一濾波電容和第二濾波電容之間的連接節(jié)點(diǎn)連接，所述第一PMOS管的漏極作為濾波電路輸出端。

本實(shí)用新型的有益效果是：一種抗噪聲的帶隙基準(zhǔn)電路結(jié)構(gòu)，先通過濾波電路將電源電路的噪聲波動(dòng)去除，然后將濾波后的電壓作為PTAT帶隙基準(zhǔn)的工作電壓，使得在較高的電壓噪聲情況下仍有良好的基準(zhǔn)電壓輸出，在基準(zhǔn)電壓產(chǎn)生電路中增加濾波電容，確保基準(zhǔn)端電壓的穩(wěn)定，通過基準(zhǔn)電壓輸出電路對基準(zhǔn)電壓的波動(dòng)做進(jìn)一步濾波處理，保證電源地出現(xiàn)噪聲的情況下輸出基準(zhǔn)電壓的穩(wěn)定。

附圖說明

下面結(jié)合附圖對本實(shí)用新型的具體實(shí)施方式作進(jìn)一步說明：

圖1是本實(shí)用新型一種抗噪聲的帶隙基準(zhǔn)電路結(jié)構(gòu)示意圖；

圖2是本實(shí)用新型濾波電路和PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路輸出電壓仿真示意圖；

圖3是本實(shí)用新型電路結(jié)構(gòu)各部分電路電壓輸出仿真示意圖。

具體實(shí)施方式

需要說明的是，在不沖突的情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互組合。

圖1是本實(shí)用新型一種抗噪聲的帶隙基準(zhǔn)電路結(jié)構(gòu)示意圖，如圖1所示，一種抗噪聲的帶隙基準(zhǔn)電路結(jié)構(gòu)，包括輸入電壓濾波電路1、PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路2和基準(zhǔn)電壓輸出電路3，濾波電路1的輸入端連接電源電壓VDD，濾波電路1輸出端輸出濾波電壓VDD1，濾波電路1的輸出端連接PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路2的輸入端，PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路2的輸出端連接基準(zhǔn)電壓輸出電路3。

濾波電路1包括第一PMOS管P1、第一NMOS管N1、第一濾波電容Cf1、第二濾波電容Cf2、第三電容R3、第四電阻R4和第五電阻R5，第一PMOS管P1的源極和襯底均連接電源電壓VDD，第一PMOS管P1的漏極連接第一濾波電容Cf1的一端，第一濾波電容Cf1的另一端連接第二濾波電容Cf2的一端，第二濾波電容Cf2的另一端接電源地VSS，第一PMOS管P1的柵極連接第一NMOS管N1的漏極，第一NMOS管N1的源極和襯底均連接電源地VSS，第一PMOS管P1的源極連接第一NMOS管N1的柵極，第一NMOS管N1的柵極通過第三電容C3接電源地，電源電壓VDD和電源地VSS之間串聯(lián)第四電阻R4和第五電阻R5，第四電阻R4和第五電阻R5之間的連接節(jié)點(diǎn)分別與第一PMOS管P1的柵極和第一NMOS管N1漏極之間的連接節(jié)點(diǎn)、第一濾波電容Cf1和第二濾波電容Cf2之間的連接節(jié)點(diǎn)連接，第一PMOS管P1的漏極作為濾波電路輸出端,輸出濾波電壓VDD1。

PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路2包括運(yùn)算放大器OPA、第二PMOS管P2、第三PMOS管P3、第五PMOS管P5、第六PMOS管P6、第一雙極型晶體管Q1、第二雙極型晶體管Q2、第一電阻R1、第二電阻R2、第三電阻R3和第三濾波電容Cf3，其中，第一雙極型晶體管Q1和第二雙極型晶體管Q2是PNP雙極型晶體管，第二雙極型晶體管Q2由n個(gè)并列的雙極型晶體管單元組成。第二PMOS管P2和第三PMOS管P3的源極和襯底均連接濾波電壓VDD1，第二PMOS管P2和第三PMOS管P3的漏極分別連接第五PMOS管P5和第六PMOS管P6的源極，第二PMOS管P2和第三PMOS管P3的襯底分別與第五PMOS管P5和第六PMOS管P6的襯底連接，第五PMOS管P5和第六PMOS管P6的柵極連接偏置電壓VBIAS，第五PMOS管P5的漏極連接運(yùn)算放大器OPA的反相輸入端，第六PMOS管P6的漏極連接運(yùn)算放大器OPA的正相輸入端，運(yùn)算放大器OPA工作電壓由濾波電壓VDD1提供，運(yùn)算放大器OPA的輸出端分別連接第二PMOS管P2和第三PMOS管P3的柵極，第五PMOS管P5的漏極還與第一雙極型晶體管Q1的發(fā)射極連接，第一雙極型晶體管Q1的基極和集電極均連接電源地VSS，第三電阻R3的一端與第一雙極型晶體管Q1的發(fā)射極連接、另一端接地，第三濾波電容Cf3的一端與第一雙極型晶體管Q1的發(fā)射極連接、另一端接地，第六PMOS管P6的漏極還通過第一電阻R1連接到第二雙極型晶體管Q2的發(fā)射極，第二雙極型晶體管Q2的基極和集電極均連接電源地VSS，第二電阻R2的一端連接第六PMOS管P6的漏極、另一端連接電源地VSS。

基準(zhǔn)電壓輸出電路3包括第四PMOS管P4、第七PMOS管P7、第六電阻R6和第四濾波電容Cf4，其中，第四PMOS管由k個(gè)并列的PMOS管單元組成，第四PMOS管P4的源極和襯底均連接濾波電壓VDD1，第四PMOS管P4的柵極連接所述運(yùn)算放大器OPA的輸出端，第四PMOS管OPA的漏極連接第七PMOS管P7的源極，第七PMOS管P7的襯底連接第四PMOS管P4的襯底，第七PMOS管P7的柵極連接偏置電壓VBIAS，第七PMOS管P7的漏極輸出基準(zhǔn)電壓VBG，第七PMOS管P7的漏極通過第六電阻R6連接電源地VSS，第四濾波電容Cf4與第六電阻R6并聯(lián)。

如圖1所示，經(jīng)過第三PMOS管P3電流：

當(dāng)濾波電壓VDD1達(dá)到正常工作電壓后，V2＝Vbe，所以，

V2-V3＝Vbe-V3＝V_T×ln(n) (2)公式(2)中，Vbe表示負(fù)溫度系數(shù)，V_T表示正溫度系數(shù)，n表示第二雙極型晶體管Q2個(gè)數(shù)與第一雙極型晶體管Q1個(gè)數(shù)比值。

因此，

由此，帶隙基準(zhǔn)電壓：

公式(4)中，Vbe表示負(fù)溫度系數(shù)，V_T表示正溫度系數(shù)，n表示第二雙極型晶體管Q2個(gè)數(shù)與第一雙極型晶體管Q1個(gè)數(shù)比值，k表示第四PMOS管P4個(gè)數(shù)與第三PMOS管個(gè)數(shù)比值。

因此，選擇合適的R1、R2、n的值，可得到不隨溫度變化的電VBG。

帶有噪聲的電源電壓VDD經(jīng)過濾波電路1中第一PMOS管至第一濾波電容Cf1和第二濾波電容Cf2，得到濾波電壓VDD1，濾波電壓VDD1作為PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路的工作電壓，濾波電容與噪聲遵循

因此，濾波電路1中，選擇合適的濾波電容Cf1、Cf2，電源電壓經(jīng)過濾波后，濾波電壓VDD1噪聲幅值降低為電源電壓VDD原始噪聲的1/3左右。圖2是本實(shí)用新型濾波電路和PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路輸出電壓仿真示意圖，如圖2所示，原始噪聲幅值為3000mV的電源電壓VDD，經(jīng)過濾波電路1后，得到噪聲幅值為860mV的濾波電壓VDD1，噪聲幅值降低為原來的28.7％，為后級的PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路2生成穩(wěn)定的VBG做預(yù)降噪處理。

PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路2中的第三濾波電容Cf3為抗噪聲器件，用于耦合Vbe與電源地VSS之間的噪聲，使得Vbe與電源地VSS之間的噪聲盡可能小，保證基準(zhǔn)值Vbe在電源出現(xiàn)噪聲的情況下保持穩(wěn)定，PTAT帶隙基準(zhǔn)電壓產(chǎn)生電路2輸出穩(wěn)定帶隙電壓。

芯片在實(shí)際工作中，其內(nèi)核工作電壓應(yīng)該是V＝VBG-VSS，而不是VBG的絕對值，因此，在基準(zhǔn)電壓輸出電路3中增加第四濾波電容Cf4，第四濾波電容Cf4用于耦合VBG與電源地VSS，使得VBG與電源地VSS之間的噪聲盡可能小。圖3是本實(shí)用新型電路結(jié)構(gòu)各部分電路電壓輸出仿真示意圖，如圖3所示，電源電壓VDD噪聲為1500mV、電源地VSS噪聲1500mV的情況下，即VDD-VSS噪聲3000mV，穩(wěn)定輸出基準(zhǔn)電壓VBG＝1.25V，而帶隙基準(zhǔn)電壓VBG-VSS也穩(wěn)定輸出。

一種抗噪聲的帶隙基準(zhǔn)電路結(jié)構(gòu)，先通過濾波電路將電源電路的噪聲波動(dòng)去除，然后將濾波后的電壓作為PTAT帶隙基準(zhǔn)的工作電壓，使得在較高的電壓噪聲情況下仍有良好的基準(zhǔn)電壓輸出，在基準(zhǔn)電壓產(chǎn)生電路中增加濾波電容，確?；鶞?zhǔn)端電壓的穩(wěn)定，通過基準(zhǔn)電壓輸出電路對基準(zhǔn)電壓的波動(dòng)做進(jìn)一步濾波處理，保證電源地出現(xiàn)噪聲的情況下輸出基準(zhǔn)電壓的穩(wěn)定。

以上是對本實(shí)用新型的較佳實(shí)施進(jìn)行了具體說明，但本發(fā)明創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本實(shí)用新型精神的前提下還可作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請權(quán)利要求所限定的范圍內(nèi)。