本實用新型涉及一種高速自動校準(zhǔn)芯片內(nèi)部環(huán)振頻率的控制器及測試裝置。

背景技術(shù)：

穩(wěn)定、高精度的時鐘輸入是芯片穩(wěn)定工作的前提，通常在芯片設(shè)計時封裝出晶振腳，通過該晶振腳外接無源/有源晶振，由芯片外部的晶振提供時鐘源。隨著電子產(chǎn)品向更小尺寸、更高集成度發(fā)展，很多應(yīng)用已經(jīng)沒法提供外部晶振的貼片空間，如SIM卡/銀行IC卡類產(chǎn)品、手機(jī)應(yīng)用產(chǎn)品等。對于這類應(yīng)用可以將外部晶振的功能在芯片內(nèi)部實現(xiàn)，設(shè)計芯片內(nèi)的晶體振蕩器(ROSC)，由該振蕩器提供芯片的時鐘。芯片內(nèi)的晶體振蕩器是一個模擬組件，極容易受到芯片生產(chǎn)廠商工藝偏差、環(huán)境溫度、工作電壓波動影響，使得晶體振蕩器的輸出頻率產(chǎn)生偏差(與標(biāo)準(zhǔn)頻率不同)，這些偏差會使芯片的功能失效。因此需要在出廠之前對芯片內(nèi)部的晶體振蕩器做精確校準(zhǔn)。

通常對內(nèi)置環(huán)振的粗校準(zhǔn)在測試模式下實現(xiàn)：1.在測試模式下，芯片內(nèi)置環(huán)振的頻率輸出與某個GPIO相連，測試機(jī)可以測試該GPIO的頻率并計算與標(biāo)準(zhǔn)頻率的偏差值；2.依據(jù)上面的偏差值，測試機(jī)通過指定的GPIO控制控制器對內(nèi)置環(huán)振的校準(zhǔn)寄存器進(jìn)行配置，配置新的校準(zhǔn)值后，內(nèi)置環(huán)振的頻率輸出將發(fā)生變化；3.循環(huán)操作1、2，直到測試機(jī)測量到的頻率輸出與標(biāo)準(zhǔn)頻率一致；4.測試機(jī)控制控制器將3得到的校準(zhǔn)值寫入非易失性存儲器的指定區(qū)域，完成對內(nèi)置換準(zhǔn)的校準(zhǔn)。在工作模式下，芯片上電后由功能電路將在測試模式下存儲在非易失性存儲器指定區(qū)域的校準(zhǔn)值讀出并配置內(nèi)置環(huán)振的校準(zhǔn)寄存器，將內(nèi)置環(huán)振的頻率輸出調(diào)整到與期望頻率一致。

在通常情況下，為了提高采樣精度，減小干擾，測試機(jī)臺灌入時鐘都為幾十KHZ低頻，例如輸入32K為準(zhǔn)，實際校準(zhǔn)一次的時間約為400毫秒。在測試過程中為了排除測試機(jī)或者外界干擾，都會進(jìn)行多次頻率校準(zhǔn)，然后將每次測量出的校準(zhǔn)值把最大值和最小值去掉，將剩余的測量值后取平均。一般會進(jìn)行10次校準(zhǔn)，那就是400*10＝4000毫秒，約4秒鐘。某些芯片的環(huán)振設(shè)計甚至還會針對不同的頻率做不同的校準(zhǔn)，例如一款芯片，環(huán)振頻率分為4檔，12M、48M、96M、144M，針對這4個檔位必須每個檔位做不同的頻率校準(zhǔn)，那時間就是4*4＝16秒。對于“寸秒寸金”的測試機(jī)來說，此測試時間實在是太長了，測試成本太大。對內(nèi)置環(huán)振的校準(zhǔn)精度依賴于測試機(jī)對通用輸入/輸出口(GPIO)的頻率測量精度，低精度的測試機(jī)臺會發(fā)生校準(zhǔn)失效，高精度的測試機(jī)臺會導(dǎo)致測試成本的增加；整個校準(zhǔn)過程需要多次重復(fù)，導(dǎo)致測試時間的增加，提高了測試成本。

技術(shù)實現(xiàn)要素：

本實用新型為了解決現(xiàn)有測試裝置的測試時間過長、測試成本高的問題，提供一種高速自動校準(zhǔn)芯片內(nèi)部環(huán)振頻率的控制器及測試裝置。

本實用新型采用以下技術(shù)方案：

一種高速自動校準(zhǔn)芯片內(nèi)部環(huán)振頻率的控制器，其特征在于，所述控制器還包括第一分頻器、第二分頻器、頻率初始值寄存器、數(shù)字頻率計、配置單元、校驗值調(diào)整單元及比較器，內(nèi)置環(huán)振的時鐘輸出端口、第一分頻器、頻率初始值寄存器、數(shù)字頻率計、比較器、校驗值調(diào)整單元、配置單元依次連接，所述內(nèi)置環(huán)振與配置單元連接，所述頻率初始值寄存器與校驗值調(diào)整單元連接，所述配置單元與比較器連接，所述第二分頻器與數(shù)字頻率計連接。本控制器采用頻率初始值寄存器結(jié)合校驗值調(diào)整單元的方式實現(xiàn)了下一次的內(nèi)置環(huán)振的頻率初始值為上一次的校準(zhǔn)值，在上一次的校準(zhǔn)值基礎(chǔ)上進(jìn)行計數(shù)；而無需像傳統(tǒng)方法一樣每次都重新對內(nèi)置環(huán)振的輸出頻率進(jìn)行頻率計數(shù)，依據(jù)計數(shù)結(jié)果，逐次調(diào)整校準(zhǔn)值；采用數(shù)字頻率計來實現(xiàn)功能，校準(zhǔn)過程全自動，方便測試，啟動校準(zhǔn)后只需等待校準(zhǔn)結(jié)束標(biāo)志，校準(zhǔn)過程由芯片內(nèi)的控制器自動實現(xiàn)。

進(jìn)一步，所述第一分頻器、第二分頻器采用50％占空比的分頻器。將基準(zhǔn)時鐘和被測時鐘整形到50％占空比的時鐘。

進(jìn)一步，一種采用上述控制器的測試裝置，包括測試機(jī)臺，其特征在于，所述測試裝置還包括內(nèi)置環(huán)振、非易失性存儲器，所述內(nèi)置環(huán)振、測試機(jī)臺分別與控制器連接，所述控制器與非易失性存儲器連接。

更進(jìn)一步，所述測試裝置還包括功能電路，所述非易失性存儲器與讀取其內(nèi)指定區(qū)域內(nèi)存儲數(shù)據(jù)并配置內(nèi)置環(huán)振的功能電路連接，所述功能電路的配置端口與內(nèi)置環(huán)振的輸入口連接。

更進(jìn)一步，所述功能電路與控制器的配置端口均通過數(shù)據(jù)選擇器(MUX)與內(nèi)置環(huán)振的輸入口連接。

更進(jìn)一步，數(shù)據(jù)選擇器采用CMOS型，可以為四雙向模擬開關(guān)。

本實用新型與現(xiàn)有技術(shù)相比，有益效果是：

1采用本控制器及裝置，能實現(xiàn)校準(zhǔn)時間成倍縮短，校準(zhǔn)時間為傳統(tǒng)測試的1/10，減少校準(zhǔn)需要的時間和物料成本；

2.本控制器及裝置；

3.校準(zhǔn)精度高、可操作性好、經(jīng)濟(jì)性強(qiáng)。

附圖說明

圖1是本控制器的示意圖；

圖2是本控制器的實現(xiàn)的原理示意圖；

圖3是采用本控制器進(jìn)行測試的裝置連接示意圖；

圖4是數(shù)字頻率計的示意圖。

具體實施方式

下面通過具體實施例對本實用新型的技術(shù)方案作進(jìn)一步描述說明。

實施例1

如圖1-3所示，控制器包括作為控制單元的配置單元，所述配置單元上連接有依據(jù)比較器的比較結(jié)果對校準(zhǔn)值進(jìn)行調(diào)整并輸出給其的校準(zhǔn)值調(diào)整單元，所述校準(zhǔn)值調(diào)整單元上連接有將接收到的標(biāo)準(zhǔn)值和計數(shù)值進(jìn)行比較并輸出比較結(jié)果給其的比較器，所述比較器分別與輸出標(biāo)準(zhǔn)值和允許誤差值給其的配置單元和輸出計數(shù)結(jié)果給其的數(shù)字頻率計連接，所述數(shù)字頻率計上連接有兩路分頻器，其中第一分頻器與輸出被測時鐘給其的內(nèi)置環(huán)振連接，第二分頻器與輸出基準(zhǔn)時鐘的測試機(jī)臺連接，所述內(nèi)置環(huán)振與輸出調(diào)整后的校準(zhǔn)值給其的配置單元連接，校準(zhǔn)值調(diào)整單元將經(jīng)比較器的比較結(jié)果(即校準(zhǔn)完成后的校準(zhǔn)值)輸出給頻率初始值寄存器。

本測試裝置的測試原理為：

1)測試機(jī)臺通過通用輸入/輸出口GPIO向控制器灌入頻率為幾十KHz的低頻時鐘，作為校準(zhǔn)環(huán)振的基準(zhǔn)時鐘；

2)內(nèi)置環(huán)振的輸出作為被測時鐘提供到控制器的第一分頻器；

3)控制器在測試機(jī)臺灌入的基準(zhǔn)時鐘下，對內(nèi)置環(huán)振的輸出頻率進(jìn)行頻率計數(shù)，依據(jù)計數(shù)結(jié)果，逐次調(diào)整校準(zhǔn)值，控制器將調(diào)整后的校準(zhǔn)值配置給內(nèi)置環(huán)振的頻率初始值寄存器；該過程中第一次頻率計數(shù)的頻率初始值為內(nèi)置環(huán)振的輸出頻率，從第二次開始起每一次的頻率初始值為上一次校準(zhǔn)完成的校準(zhǔn)值，該校準(zhǔn)值存儲在頻率初始值寄存器中；每調(diào)整一次校準(zhǔn)值，控制器重新進(jìn)行一次頻率計數(shù)，直到頻率計數(shù)結(jié)果與期望值一致；

4)測試機(jī)臺從控制器將步驟(3)得到的最終校準(zhǔn)值寫入非易失性存儲器的指定區(qū)域，完成對內(nèi)置環(huán)振的校準(zhǔn)。

數(shù)據(jù)選擇器采用CMOS型，可以采用四雙向模擬開關(guān)CD4066，也可以采用雙四路模擬開關(guān)CD4052，或三組二路模擬開關(guān)CD4053。

非易失性存儲器采用ROM或EPROM或Flash Memory(快閃存儲器)或全靜態(tài)非易失SRAM等存儲設(shè)備。

實施例2

如圖3所示，具體舉例數(shù)值說明。例如某一芯片的校準(zhǔn)的頻率目標(biāo)是48M，對應(yīng)的頻率校準(zhǔn)值是450，第一次校準(zhǔn)時，硬件默認(rèn)頻率校準(zhǔn)值的起點從0開始校準(zhǔn)，步進(jìn)為1，那校準(zhǔn)到450需要450步，假設(shè)每個步進(jìn)耗時1個毫秒，由于測試機(jī)的精度和外界干擾，絕大多數(shù)情況，是不會精確到450的，假設(shè)在439硬件就認(rèn)為頻率已經(jīng)校準(zhǔn)完成。當(dāng)?shù)谝淮涡?zhǔn)完成后，進(jìn)行下次校準(zhǔn)，那此時頻率校準(zhǔn)值的起點是上次的校準(zhǔn)值，即439，由于此值已經(jīng)非常接近真實的校準(zhǔn)值，所以校準(zhǔn)的步進(jìn)可能只有1、2步即可，以此類推，到第10次。

如果按照傳統(tǒng)校準(zhǔn)方法，校準(zhǔn)時間大約需要439*10毫秒＝4.4秒。但如果按照本實用新型的自動更新頻率初始值的控制器來實現(xiàn)校準(zhǔn)的話，只需要439+1*9＝448毫秒，時間上幾乎相差了10倍。

實施例3

如圖4所示，與實施例1不同的是，本方案的數(shù)字頻率計包括AT89C51芯片、放大整形模塊和分頻模塊、電源模塊，所述放大整形模塊與分頻模塊相連，將放大整形后的信號傳給分頻模塊；分頻模塊與AT89C51芯片相連，將分頻后的信后傳給芯片進(jìn)行定時、計數(shù)；所述AT89C51芯片與比較器、第二分頻器、頻率初始值寄存器、電源模塊電連接。AT89C51芯片包括復(fù)位電路和晶振電路，復(fù)位電路和晶振電路電連接；復(fù)位電路主要由開關(guān)、電阻和電容連接而成，開關(guān)控制高電平復(fù)位；晶振電路主要由晶振與電容連接而成，給AT89C51芯片提供振蕩頻率。整形電路選用NE555定時器。

數(shù)字頻率計還包括顯示模塊，顯示模塊與AT89C51芯片連接。所述AT89C51芯片可以替換為AT89S51芯片，所述分頻模塊可以采用74HC151數(shù)據(jù)選擇器。

如無特殊說明，本實用新型的實施例中所采用的電路及元件均為本領(lǐng)域常用的元件。

以上為本實用新型的優(yōu)選實施方式，并不限定本實用新型的保護(hù)范圍，對于本領(lǐng)域技術(shù)人員根據(jù)本實用新型的設(shè)計思路做出的變形及改進(jìn)，都應(yīng)當(dāng)視為本實用新型的保護(hù)范圍之內(nèi)。