專利名稱：芯片頻率的測試方法、裝置及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電學領(lǐng)域，尤其涉及一種芯片頻率的測試方法、裝置及系統(tǒng)。
背景技術(shù)：
芯片的頻率測試是指根據(jù)芯片自身功能正常運行時的最高頻率對芯片產(chǎn)品進行分類的過程。隨著深亞納米制造工藝的發(fā)展，由生產(chǎn)制造缺陷所引起的芯片性能偏差越來越大。一般來說，高性能芯片在生產(chǎn)出來之后，到用戶手中之前，都需要對芯片的頻率進行測試，即按照不同的芯片功能頻率，對芯片進行評定和分組，并對芯片的價格進行劃分:頻率高的，市場價格也高；頻率低的，市場價格也低一些。綜上所述，頻率測試將對芯片標定不同的工作頻率，針對不同運行環(huán)境選擇相應頻率的芯片，從而降低芯片成本。芯片出現(xiàn)不同頻率，通常是由芯片的線延遲和門延遲在實際生產(chǎn)環(huán)境下會有略微的差異造成的。發(fā)明人在實現(xiàn)本發(fā)明的過程中發(fā)現(xiàn)，傳統(tǒng)方法上，芯片頻率的評定和分組是通過板級系統(tǒng)上對芯片進行測試完成的，但是基于板級系統(tǒng)的測試方法比較復雜，而且在測試的過程中需要人為介入，降低了測試結(jié)果的可靠性。另外，該方法用于大規(guī)模芯片頻率測試時的成本很高，進而提高了芯片的生產(chǎn)成本。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于提供一種芯片頻率的測試方法、裝置及系統(tǒng)，能夠提高芯片頻率的測試結(jié)果的可靠性，并且降低芯片的生產(chǎn)成本。為解決上述技術(shù)問題，本發(fā)明芯片頻率的測試方法采用如下技術(shù)方案:獲取與芯片的各測試路徑對應的各個功能測試向量，所述測試路徑包括關(guān)鍵路徑和有效路徑；將各個所述功能測試向量的格式轉(zhuǎn)換為自動測試儀器支持的格式；將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片或板級系統(tǒng)的內(nèi)存中，以使所述自動測試儀器運行存儲于所述芯片或板級系統(tǒng)的內(nèi)存中的各個所述功能測試向量并獲得所述芯片在分別運行各個所述功能測試向量時的各最高頻率。在本發(fā)明實施例的技術(shù)方案中，提出了一種芯片頻率的測試方法，通過使用該方法，可轉(zhuǎn)變芯片頻率的測試方法，使得原先只能在板級系統(tǒng)上完成的頻率測試方法可在自動測試儀器上完成，由于自動測試儀器的測試全過程無需人為干預，提高了芯片頻率的測試結(jié)果的可靠性，減少了對芯片頻率的測試結(jié)果的誤測幾率，進而降低了芯片的生產(chǎn)成本。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明實施例中芯片頻率的測試方法流程圖一；圖2為本發(fā)明實施例中獲取功能測試向量的方法流程圖；圖3為本發(fā)明實施例中芯片頻率的測試方法流程圖二 ；圖4為本發(fā)明實施例中芯片頻率的測試裝置結(jié)構(gòu)圖；圖5為本發(fā)明實施例中芯片頻率的測試系統(tǒng)結(jié)構(gòu)圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。實施例一本發(fā)明實施例提供一種芯片頻率的測試方法，如圖1所示，該方法包括:步驟S101、獲取與芯片的各測試路徑對應的各個功能測試向量，所述測試路徑包括關(guān)鍵路徑和有效路徑；測試向量的一個基本定義是:測試向量是每個時鐘周期應用于器件管腳的用于測試或者操作的邏輯I和邏輯O數(shù)據(jù)。邏輯I和邏輯O是由帶定時特性和電平特性的波形代表的，與波形形狀、脈沖寬度、脈沖邊緣或斜率以及上升沿和下降沿的位置都有關(guān)系。在自動測試語言中，這些波形是通過上升沿、下降沿以及器件管腳對建立時間和保持時間的要求的這種格式化描述方式表示的。根據(jù)測試向量的不同，可以分為功能測試向量和結(jié)構(gòu)測試向量兩種。功能測試向量也叫行為測試向量或操作測試向量，這種向量通常由硬件描述語言(Hardware Description Language,簡稱 HDL)或?qū)崟r語言(Real Time Language,簡稱RTL)的行為模型仿真得到。行為模型仿真后得到一個文件，即功能測試向量，其中既包含激勵也包含電路響應。之所以采用行為模型仿真是因為它代表了最快的仿真方式，而仿真時的細節(jié)信息越多，仿真越詳細，運行仿真所需的時間就越長。一般來說，最常見的用作功能測試向量的仿真輸出是硬件描述語言仿真結(jié)果的標準輸出格式(Value Change Dump，簡稱VCD)。要精確地測試出芯片頻率，用于測試芯片的功能測試向量必須均為覆蓋芯片的各需要測試路徑的功能測試向量，所述測試路徑包括關(guān)鍵路徑和有效路徑。步驟S102、將各個所述功能測試向量的格式轉(zhuǎn)換為自動測試儀器支持的格式；由于功能測試向量通常通過行為仿真得到，行為仿真是一種“基于事件”的仿真，它能夠識別觀察點的邏輯改變。通常，想要將功能測試向量應用到自動測試儀器上總會出現(xiàn)問題，因為功能測試向量需要多種“邊緣集”或“定時集”的支持。所謂“邊緣集”或“定時集”指的是在某一個給定的模式下可能與某一個給定管腳有關(guān)的多種不同的定時方式(每種不同的電平、邊緣位置、周期、脈沖寬度等都代表了一組不同的邊緣集或定時集)。即功能測試向量的時鐘可能與自動測試儀器的時鐘不同步，而自動測試儀器要求自身輸入的時鐘和芯片管腳上的信號翻轉(zhuǎn)有絕對的時間關(guān)系，故而自動測試儀器無法正常應用功能測試向量。
在本發(fā)明實施例的技術(shù)方案中，需將獲取的各個所述功能測試向量的格式進行轉(zhuǎn)換，以轉(zhuǎn)換為自動測試儀器支持的格式，具體地，為將各個功能測試向量的時鐘調(diào)整為與所述自動測試儀器的時鐘嚴格同步。步驟S103、將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片或板級系統(tǒng)的內(nèi)存中，以使所述自動測試儀器運行存儲于所述芯片或板級系統(tǒng)的內(nèi)存中的各個所述功能測試向量并獲得所述芯片在分別運行各個所述功能測試向量時的各最高頻率。在現(xiàn)有技術(shù)中，在對芯片頻率進行測試時，功能測試向量通常是存儲在芯片的雙倍速率同步動態(tài)隨機存儲器(Double Data Rate，簡稱DDR)，而芯片的DDR的時鐘可能與自動測試儀器的時鐘不一致，使得自動測試儀器無法正常使用功能測試向量。在本發(fā)明實施例的技術(shù)方案中，將功能測試向量存儲入芯片的內(nèi)存中，由自動測試儀器在測試的過程中自行去調(diào)用位于內(nèi)存中的功能測試向量，保證了功能測試向量與自動測試儀器的時間同步性，保證了自動測試儀器測試得到的芯片的頻率的精確性。在本實施例的技術(shù)方案中，提出了一種芯片頻率的測試方法，通過使用該方法，可轉(zhuǎn)變芯片頻率的測試方法，使得原先只能在板級系統(tǒng)上完成的頻率測試方法可在自動測試儀器上完成，由于自動測試儀器的測試全過程無需人為干預，提高了芯片頻率的測試結(jié)果的可靠性，減少了對芯片頻率的測試結(jié)果的誤測幾率，進而降低了芯片的生產(chǎn)成本。實施例二本發(fā)明實施例提供一種芯片頻率的測試方法，如圖1所示，該方法包括:步驟S101、獲取與芯片的各測試路徑對應的各個功能測試向量，所述測試路徑包括關(guān)鍵路徑和有效路徑；測試向量的一個基本定義是:測試向量是每個時鐘周期應用于器件管腳的用于測試或者操作的邏輯I和邏輯O數(shù)據(jù)。邏輯I和邏輯O是由帶定時特性和電平特性的波形代表的，與波形形狀、脈沖寬度、脈沖邊緣或斜率以及上升沿和下降沿的位置都有關(guān)系。在自動測試語言中，這些波形是通過上升沿、下降沿以及器件管腳對建立時間和保持時間的要求的這種格式化描述方式表示的。根據(jù)測試向量的不同，可以分為功能測試向量和結(jié)構(gòu)測試向量兩種。功能測試向量也叫行為測試向量或操作測試向量，這種向量通常由硬件描述語言(Hardware Description Language,簡稱 HDL)或?qū)崟r語言(Real Time Language,簡稱RTL)的行為模型仿真得到。行為模型仿真后得到一個文件，即功能測試向量，其中既包含激勵也包含電路響應。之所以采用行為模型仿真是因為它代表了最快的仿真方式，而仿真時的細節(jié)信息越多，仿真越詳細，運行仿真所需的時間就越長。一般來說，最常見的用作功能測試向量的仿真輸出是硬件描述語言仿真結(jié)果的標準輸出格式(Value Change Dump，簡稱VCD)。要精確地測試出芯片頻率，用于測試芯片的功能測試向量必須均為覆蓋芯片的各需要測試路徑的功能測試向量，所述測試路徑包括關(guān)鍵路徑和有效路徑。為了保證所獲取的功能測試向量能夠完全覆蓋芯片的所有有效路徑，故而，一般來說，如圖2所示，獲取功能測試向量有如下三個步驟。步驟S1011、根據(jù)對所述芯片靜態(tài)時序分析的結(jié)果，選出所述芯片的關(guān)鍵路徑，并獲取與所述關(guān)鍵路徑對應的功能測試向量。
具體地，為根據(jù)對所述芯片靜態(tài)時序分析的結(jié)果，選擇出余量最小的路徑，此即為關(guān)鍵路徑，根據(jù)該關(guān)鍵路徑對應的功能，對該關(guān)鍵路徑進行功能性覆蓋，獲得功能測試向量。步驟S1012、獲取所述芯片上的多條有效路徑，所述多條有效路徑均勻分布在所述芯片上，并獲取與所述多條有效路徑各自對應的功能測試向量。具體地，步驟S1012將已覆蓋的路徑與芯片的所有有效路徑進行比對，找出尚未覆蓋的有效路徑，并根據(jù)尚未覆蓋的有效路徑所對應的功能，對全部或部分有效路徑進行功能性覆蓋，獲得功能測試向量。需要說明的是，所述獲取的有效路徑應均勻分布在所述芯片上。步驟S1013、獲取使得所述芯片運行時功耗最大的功能測試向量。一般來說，使得芯片運行時功耗最大的功能測試向量即為能夠使得芯片運行時頻率最大的功能測試向量。功能測試向量通常有三個基本來源，由仿真工具生成、由測試模式自動生成、由電子設(shè)計自動化(Electronic Design Automation,簡稱EDA)工具生成，在必要時，還可由人工操作員直接編寫生成。另外，在初次對同一型號的芯片進行測試時，為了減少測試所花費的時間、成本，通常需要對篩選后的各功能測試向量與對應的芯片的應用程序相比對，以判別所篩選出的功能測試向量是否合格，故而，在步驟SlOl之后，S102之前，如圖3所示，還可包括:步驟S201、根據(jù)板級系統(tǒng)獲取的各個所述功能測試向量與各自對應的應用程序的比對結(jié)果，去除無效的功能測試向量。由于各個功能測試向量是通過上述三個步驟獲取的，每一步驟獲取功能測試向量的要求都不同，最終獲取到的所有功能測試向量中可能會存在至少兩個覆蓋同一有效路徑的功能測試向量，另外，還可能存在覆蓋的路徑并非有效路徑的功能測試向量，為了減少測試所花費的時間、成本，本發(fā)明實施例所提出的方法在步驟S201之后，如圖3所示，還包括:步驟S202、板級系統(tǒng)篩選各個所述功能測試向量，并從各個所述功能測試向量中篩除覆蓋的有效路徑相同的、覆蓋的路徑非有效路徑的功能測試向量。板級系統(tǒng)的篩選過程主要為:將所有的功能測試向量放入某一用于篩選的芯片中，驅(qū)動芯片中的各個功能測試向量，當該芯片運行某個功能測試向量時中斷運行，則將該功能測試向量該芯片重啟，繼續(xù)運行下一個功能測試向量。這樣用于篩選的芯片通常有多個，最終取各個芯片無法運行的功能測試向量的并級。本發(fā)明實施例中的板級系統(tǒng)可采用測試中常見的單板。步驟S102、將各個所述功能測試向量的格式轉(zhuǎn)換為自動測試儀器支持的格式；由于功能測試向量通常通過行為仿真得到，行為仿真是一種“基于事件”的仿真，它能夠識別觀察點的邏輯改變。通常，想要將功能測試向量應用到自動測試儀器上總會出現(xiàn)問題，因為功能測試向量需要多種“邊緣集”或“定時集”的支持。所謂“邊緣集”或“定時集”指的是在某一個給定的模式下可能與某一個給定管腳有關(guān)的多種不同的定時方式(每種不同的電平、邊緣位置、周期、脈沖寬度等都代表了一組不同的邊緣集或定時集)。即功能測試向量的時鐘可能與自動測試儀器的時鐘不同步，而自動測試儀器要求自身輸入的時鐘和芯片管腳上的信號翻轉(zhuǎn)有絕對的時間關(guān)系，故而自動測試儀器無法正常應用功能測試向量。在本發(fā)明實施例的技術(shù)方案中，需將獲取的各個所述功能測試向量的格式進行轉(zhuǎn)換，以轉(zhuǎn)換為自動測試儀器支持的格式，具體地，為將各個功能測試向量的時鐘調(diào)整為與所述自動測試儀器的時鐘嚴格同步。步驟S103、將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片或板級系統(tǒng)的內(nèi)存中，以使所述自動測試儀器運行存儲于所述芯片或板級系統(tǒng)的內(nèi)存中的各個所述功能測試向量并獲得所述芯片在分別運行各個所述功能測試向量時的各最高頻率。在現(xiàn)有技術(shù)中，在對芯片頻率進行測試時，功能測試向量通常是存儲在芯片的雙倍速率同步動態(tài)隨機存儲器(Double Data Rate，簡稱DDR)，而芯片的DDR的時鐘可能與自動測試儀器的時鐘不一致，使得自動測試儀器無法正常使用功能測試向量。在本發(fā)明實施例的技術(shù)方案中，將功能測試向量存儲入芯片或板級系統(tǒng)的內(nèi)存中，由自動測試儀器在測試的過程中自行去調(diào)用位于內(nèi)存或板級系統(tǒng)中的功能測試向量，保證了功能測試向量與自動測試儀器的時間同步性，保證了自動測試儀器測試得到的芯片的頻率的精確性。在運行結(jié)束每一個功能測試向量后，芯片的中央處理器會將測試結(jié)果向自動測試儀器反饋，由于自動測試儀器在測試全過程中，無需人為操作，故而自動測試儀器得到的測試結(jié)果為較為精確、準確的。當芯片中存在多個中央處理器時，由芯片的主中央處理器負責加載、喚醒、協(xié)調(diào)其他的從中央處理器，并由該主中央處理器向自動測試儀器反饋測試結(jié)果O另外，由于芯片的內(nèi)存空間較小，若某一次測試時轉(zhuǎn)換后的功能測試向量所占用的內(nèi)存空間大于芯片內(nèi)的內(nèi)存空間時，在本發(fā)明實施例中，在所述將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片的內(nèi)存中之前，如圖3所示，還包括:步驟S301、將轉(zhuǎn)換后的各個所述功能測試向量分為至少一個功能測試向量組，所述功能測試向量組內(nèi)的功能測試向量所占用的內(nèi)存空間的總和小于或等于所述芯片的內(nèi)存空間。則步驟S103具體為:以組為單位，將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片的內(nèi)存。需要說明的是，在對一個功能測試向量組測試結(jié)束后，在將下一個功能測試向量存儲進芯片的內(nèi)存中之前，需要對芯片進行復位操作，主要是清空芯片的內(nèi)存，并且將芯片本身在前一次測試時變動的數(shù)據(jù)、參數(shù)復位。在本實施例的技術(shù)方案中，提出了一種芯片頻率的測試方法，通過使用該方法，可轉(zhuǎn)變芯片頻率的測試方法，使得原先只能在板級系統(tǒng)上完成的頻率測試方法可在自動測試儀器上完成，由于自動測試儀器的測試全過程無需人為干預，提高了芯片頻率的測試結(jié)果的可靠性，減少了對芯片頻率的測試結(jié)果的誤測幾率，進而降低了芯片的生產(chǎn)成本。實施例三本發(fā)明實施例提供一種芯片頻率的測試裝置，如圖4所示，該裝置包括:
獲取單元，獲取與芯片的各測試路徑對應的各個功能測試向量，所述測試路徑包括關(guān)鍵路徑和有效路徑；測試向量的一個基本定義是:測試向量是每個時鐘周期應用于器件管腳的用于測試或者操作的邏輯I和邏輯O數(shù)據(jù)。邏輯I和邏輯O是由帶定時特性和電平特性的波形代表的，與波形形狀、脈沖寬度、脈沖邊緣或斜率以及上升沿和下降沿的位置都有關(guān)系。在自動測試語言中，這些波形是通過上升沿、下降沿以及器件管腳對建立時間和保持時間的要求的這種格式化描述方式表示的。根據(jù)測試向量的不同，可以分為功能測試向量和結(jié)構(gòu)測試向量兩種。功能測試向量也叫行為測試向量或操作測試向量，這種向量通常由硬件描述語言(Hardware Description Language,簡稱 HDL)或?qū)崟r語言(Real Time Language,簡稱RTL)的行為模型仿真得到。行為模型仿真后得到一個文件，即功能測試向量，其中既包含激勵也包含電路響應。之所以采用行為模型仿真是因為它代表了最快的仿真方式，而仿真時的細節(jié)信息越多，仿真越詳細，運行仿真所需的時間就越長。一般來說，最常見的用作功能測試向量的仿真輸出是硬件描述語言仿真結(jié)果的標準輸出格式(Value Change Dump，簡稱VCD)。要精確地測試出芯片頻率，用于測試芯片的功能測試向量必須均為覆蓋芯片的各需要測試路徑的功能測試向量，所述測試路徑包括關(guān)鍵路徑和有效路徑。為了保證所獲取的功能測試向量能夠完全覆蓋芯片的所有有效路徑，故而，一般來說，獲取功能測試向量有如下三種方法:所述獲取單元具體用于根據(jù)對所述芯片靜態(tài)時序分析的結(jié)果，選出所述芯片的關(guān)鍵路徑，并獲取與所述關(guān)鍵路徑對應的功能測試向量。具體地，為根據(jù)對所述芯片靜態(tài)時序分析的結(jié)果，選擇出余量最小的路徑，此即為關(guān)鍵路徑，根據(jù)該關(guān)鍵路徑對應的功能，對該關(guān)鍵路徑進行功能性覆蓋，獲得功能測試向量。進一步地，所述獲取單元還具體用于獲取所述芯片上的多條有效路徑，所述多條有效路徑均勻分布在所述芯片上，并獲取與所述多條有效路徑各自對應的功能測試向量。具體地，所述獲取單元將已覆蓋的路徑與芯片的所有有效路徑進行比對，找出尚未覆蓋的有效路徑，并根據(jù)尚未覆蓋的有效路徑所對應的功能，對全部或部分有效路徑進行功能性覆蓋，獲得功能測試向量。需要說明的是，所述獲取的有效路徑應均勻分布在所述芯片上。更進一步地，所述獲取單元還具體用于獲取使得所述芯片運行時功耗最大的功能測試向量。一般來說，使得芯片運行時功耗最大的功能測試向量即為能夠使得芯片運行時頻率最大的功能測試向量。為了不遺漏覆蓋有效路徑的功能測試向量，通常最終所獲取的功能測試向量為根據(jù)這三種方法獲取的功能測試向量的并級。另外，在初次對同一型號的芯片進行測試時，為了減少測試所花費的時間、成本，通常需要對獲取的各功能測試向量與對應的芯片的應用程序相比對，以判別所獲取的功能測試向量是否合格，并將不合格的刪去，具體的判斷過程在板級系統(tǒng)上實現(xiàn)。故而，所述獲取單元還用于根據(jù)板級系統(tǒng)獲取的各個所述功能測試向量與各自對應的應用程序的比對結(jié)果，去除無效的功能測試向量。轉(zhuǎn)換單元，用于將各個所述功能測試向量的格式轉(zhuǎn)換為自動測試儀器支持的格式；由于功能測試向量通常通過行為仿真得到，行為仿真是一種“基于事件”的仿真，它能夠識別觀察點的邏輯改變。通常，想要將功能測試向量應用到自動測試儀器上總會出現(xiàn)問題，因為功能測試向量需要多種“邊緣集”或“定時集”的支持。所謂“邊緣集”或“定時集”指的是在某一個給定的模式下可能與某一個給定管腳有關(guān)的多種不同的定時方式(每種不同的電平、邊緣位置、周期、脈沖寬度等都代表了一組不同的邊緣集或定時集)。即功能測試向量的時鐘可能與自動測試儀器的時鐘不同步，而自動測試儀器要求自身輸入的時鐘和芯片管腳上的信號翻轉(zhuǎn)有絕對的時間關(guān)系，故而自動測試儀器無法正常應用功能測試向量。在本發(fā)明實施例的技術(shù)方案中，需將獲取的各個所述功能測試向量的格式進行轉(zhuǎn)換，以轉(zhuǎn)換為自動測試儀器支持的格式，具體地，為將各個功能測試向量的時鐘調(diào)整為與所述自動測試儀器的時鐘嚴格同步。存儲單元，用于將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片或板級系統(tǒng)的內(nèi)存中，以使所述自動測試儀器運行存儲于所述芯片或板級系統(tǒng)的內(nèi)存中的各個所述功能測試向量并獲得所述芯片在分別運行各個所述功能測試向量時的各最高頻率。在現(xiàn)有技術(shù)中，在對芯片頻率進行測試時，功能測試向量通常是存儲在芯片的雙倍速率同步動態(tài)隨機存儲器(Double Data Rate，簡稱DDR)，而芯片的DDR的時鐘可能與自動測試儀器的時鐘不一致，使得自動測試儀器無法正常使用功能測試向量。在本發(fā)明實施例的技術(shù)方案中，將功能測試向量存儲入芯片或板級系統(tǒng)的內(nèi)存中，由自動測試儀器在測試的過程中自行去調(diào)用位于內(nèi)存或板級系統(tǒng)中的功能測試向量，保證了功能測試向量與自動測試儀器的時間同步性，保證了自動測試儀器測試得到的芯片的頻率的精確性。在運行結(jié)束每一個功能測試向量后，芯片的中央處理器會將測試結(jié)果向自動測試儀器反饋，由于自動測試儀器在測試全過程中，無需人為操作，故而自動測試儀器得到的測試結(jié)果為較為精確、準確的。當芯片中存在多個中央處理器時，由芯片的主中央處理器負責加載、喚醒、協(xié)調(diào)其他的從中央處理器，并由該主中央處理器向自動測試儀器反饋測試結(jié)果O另外，若某一次測試時轉(zhuǎn)換后的功能測試向量所占用的內(nèi)存空間大于芯片內(nèi)的內(nèi)存空間時，需要根據(jù)芯片的內(nèi)存空間將功能測試系統(tǒng)進行分組，故而，所述裝置還包括:分組單元，用于將各個所述功能測試向量分為至少一個功能測試向量組，所述功能測試向量組內(nèi)的功能測試向量所占用的內(nèi)存空間的總和小于或等于所述芯片的內(nèi)存空間。則所述存儲單元具體用于以組為單位，將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片的內(nèi)存。需要說明的是，在對一個功能測試向量組測試結(jié)束后，在將下一個功能測試向量存儲進芯片的內(nèi)存中之前，需要對芯片進行復位操作，主要是清空芯片的內(nèi)存，并且將芯片本身在前一次測試時變動的數(shù)據(jù)、參數(shù)復位。本發(fā)明實施例還提供一種芯片頻率的測試系統(tǒng)，如圖5所示，該系統(tǒng)包括自動測試儀器以及如實施例四所述的裝置，還包括板級系統(tǒng)。在本發(fā)明實施例所提供的系統(tǒng)中，所述裝置、自動測試儀器以及板級系統(tǒng)之間通過數(shù)據(jù)線等數(shù)據(jù)傳輸通道相連，相互配合實現(xiàn)實施例一和實施例二中提出的芯片頻率的測試方法。另外，一般來說，所述裝置為電子計算機，還可為能夠?qū)崿F(xiàn)所述裝置的功能的智能終端。在本發(fā)明實施例的技術(shù)方案中，提出了一種芯片頻率的測試系統(tǒng)，通過使用該系統(tǒng)，可轉(zhuǎn)變芯片頻率的測試方法，使得原先只能在板級系統(tǒng)上完成的頻率測試方法可在自動測試儀器上完成，由于自動測試儀器的測試全過程無需人為干預，提高了芯片頻率的測試結(jié)果的可靠性，減少了對芯片頻率的測試結(jié)果的誤測幾率，進而降低了芯片的生產(chǎn)成本。通過以上的實施方式的描述，所屬領(lǐng)域的技術(shù)人員可以清楚地了解到本發(fā)明可借助軟件加必需的通用硬件的方式來實現(xiàn)，當然也可以通過硬件，但很多情況下前者是更佳的實施方式?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在可讀取的存儲介質(zhì)中，如計算機的軟盤，硬盤或光盤等，包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機，服務器，或者網(wǎng)絡設(shè)備等)執(zhí)行本發(fā)明各個實施例所述的方法。以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應以所述權(quán)利要求的保護范圍為準。
權(quán)利要求
1.一種芯片頻率的測試方法，其特征在于，包括: 獲取與芯片的各測試路徑對應的各個功能測試向量，所述測試路徑包括關(guān)鍵路徑和有效路徑； 將各個所述功能測試向量的格式轉(zhuǎn)換為自動測試儀器支持的格式； 將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片或板級系統(tǒng)的內(nèi)存中，以使所述自動測試儀器運行存儲于所述芯片或板級系統(tǒng)的內(nèi)存中的各個所述功能測試向量并獲得所述芯片在分別運行各個所述功能測試向量時的各最高頻率。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述獲取與芯片的各有效路徑對應的各個功能測試向量之后，還包括: 根據(jù)板級系統(tǒng)獲取的各個所述功能測試向量與各自對應的應用程序的比對結(jié)果，去除無效的功能測試向量。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，在所述獲取與芯片的各有效路徑對應的各功能測試向量之后，還包括: 板級系統(tǒng)篩選各個所述功能測試向量，并從各個所述功能測試向量中篩除覆蓋的有效路徑相同的、覆蓋的路徑非有效路徑的功能測試向量。
4.根據(jù)權(quán)利要求1或2所述的方法 ，其特征在于，在所述將各個所述功能測試向量的格式轉(zhuǎn)換為自動測試儀器支持的格式之后，在所述將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片的內(nèi)存中之如，還包括: 將轉(zhuǎn)換后的各個所述功能測試向量分為至少一個功能測試向量組，所述功能測試向量組內(nèi)的功能測試向量所占用的內(nèi)存空間的總和小于或等于所述芯片的內(nèi)存空間。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片的內(nèi)存包括: 以組為單位，將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片的內(nèi)存。
6.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述獲取與芯片的各測試路徑對應的各功能測試向量包括: 根據(jù)對所述芯片靜態(tài)時序分析的結(jié)果，選出所述芯片的關(guān)鍵路徑，并獲取與所述關(guān)鍵路徑對應的功能測試向量。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述獲取與芯片的各測試路徑對應的各功能測試向量還包括: 獲取所述芯片上的多條有效路徑，所述多條有效路徑均勻分布在所述芯片上，并獲取與所述多條有效路徑各自對應的功能測試向量。
8.根據(jù)權(quán)利要求6或7所述的方法，其特征在于，所述獲取與芯片的各測試路徑對應的各功能測試向量還包括: 獲取使得所述芯片運行時功耗最大的功能測試向量。
9.一種芯片頻率的測試裝置，其特征在于，包括: 獲取單元，用于獲取與芯片的各測試路徑對應的各個功能測試向量，所述測試路徑包括關(guān)鍵路徑和有效路徑； 轉(zhuǎn)換單元，用于將各個所述功能測試向量的格式轉(zhuǎn)換為自動測試儀器支持的格式； 存儲單元，用于將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片或板級系統(tǒng)的內(nèi)存中，以使所述自動測試儀器運行存儲于所述芯片或板級系統(tǒng)的內(nèi)存中的各個所述功能測試向量并獲得所述芯片在分別運行各個所述功能測試向量時的各最高頻率。
10.根據(jù)權(quán)利要求9所述的裝置，其特征在于， 所述獲取單元還用于根據(jù)板級系統(tǒng)獲取的各個所述功能測試向量與各自對應的應用程序的比對結(jié)果，去除無效的功能測試向量。
11.根據(jù)權(quán)利要求9或10所述的裝置，其特征在于，還包括: 分組單元，用于將各個所述功能測試向量分為至少一個功能測試向量組，所述功能測試向量組內(nèi)的功能測試向量所占用的內(nèi)存空間的總和小于或等于所述芯片的內(nèi)存空間。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于， 所述存儲單元具體用于以組為單位，將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片的內(nèi)存。
13.根據(jù)權(quán)利要求9所述的裝置，其特征在于， 所述獲取單元具體用于根據(jù)對所述芯片靜態(tài)時序分析的結(jié)果，選出所述芯片的關(guān)鍵路徑，并獲取與所述關(guān)鍵路徑對應的功能測試向量。
14.根據(jù)權(quán)利要求13所述的裝置，其特征在于， 所述獲取單元還具體用于獲取所述芯片上的多條有效路徑，所述多條有效路徑均勻分布在所述芯片上；獲取與所述各有效路徑對應的各個所述功能測試向量。
15.根據(jù)權(quán)利要求13或14所述的方法，其特征在于， 所述獲取單元還具體用于獲取使得所述芯片運行時功耗最大的功能測試向量。
16.一種芯片頻率的測試系統(tǒng)，其特征在于，包括自動測試儀器以及如權(quán)利要求9-15任一所述的裝置。
17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其特征在于，還包括板級系統(tǒng)。
全文摘要
本發(fā)明實施例公開了一種芯片頻率的測試方法、裝置及系統(tǒng)，涉及電學領(lǐng)域，能夠提高芯片頻率的測試結(jié)果的可靠性，并且降低芯片的生產(chǎn)成本。該方法包括獲取與芯片的各有效路徑對應的各個功能測試向量；將各個所述功能測試向量的格式轉(zhuǎn)換為自動測試儀器支持的格式；將轉(zhuǎn)換后的各個所述功能測試向量存儲入所述芯片的內(nèi)存中，以使所述自動測試儀器運行存儲于所述芯片的內(nèi)存中的各個所述功能測試向量并獲得所述芯片在分別運行各個所述功能測試向量時的各最高頻率。
文檔編號G01R23/02GK103116069SQ201310027030
公開日2013年5月22日 申請日期2013年1月18日 優(yōu)先權(quán)日2013年1月18日
發(fā)明者鄭虹, 白利, 李國棟 申請人:深圳市海思半導體有限公司