本發(fā)明涉及一種電壓產(chǎn)生電路，特別是涉及一種N阱CMOS工藝下可調(diào)電壓產(chǎn)生電路。

背景技術(shù)：

集成電路設(shè)計(jì)電路時(shí)，當(dāng)用到穩(wěn)定的電壓時(shí)，現(xiàn)有參考電壓的產(chǎn)生方法多是利用硅的禁帶寬度Eg不變的特性，通過半導(dǎo)體二極管或者PN結(jié)的正向電壓具有負(fù)的溫度系數(shù)，以及兩個(gè)雙極性晶體管工作在不相等的電流密度下，它們的基極-發(fā)射極電壓的差值與絕對溫度成正比。通過某一合適的比例系數(shù)A來實(shí)現(xiàn)正負(fù)溫度系數(shù)的影響彼此相互抵消，如圖2所示，得到帶隙基準(zhǔn)參考電壓如下式(1)：

VREF＝VBE+A·(VT·㏑ n) (1)

VREF是想要的參考電壓；VBE是半導(dǎo)體二極管或者PN結(jié)的正向電壓；A是一個(gè)調(diào)整系數(shù)；VT·㏑n是兩個(gè)工作在不同電流密度下的基極-發(fā)射極電壓的差值；n是前述兩個(gè)電流密度的比值；

帶隙基準(zhǔn)如下式(2)：

Vout＝VBE2+(VT·㏑ n)·(R3+R2)/ R3(2)

很明顯此參考電壓VREF有如下缺點(diǎn)或者不足之處：

(1)在給定電源時(shí)，此VREF不可能無限大；

(2)在想要得到某一個(gè)VREF時(shí)發(fā)現(xiàn)尋找合適的電流密度比值比較困難；

(3)在想要得到某一個(gè)VREF時(shí)發(fā)現(xiàn)尋找一個(gè)合適調(diào)節(jié)系數(shù)A時(shí)比較困難。

如果非要通過調(diào)整第二電阻R2、第三電阻R3的比值來實(shí)現(xiàn)，這會導(dǎo)致R2、R3比例的大幅改變從而因工藝不匹配導(dǎo)致Vout的精度變差；

如果非要通過調(diào)整兩個(gè)雙極型PNP晶體管的導(dǎo)通電流密度來實(shí)現(xiàn)，其對應(yīng)的發(fā)射結(jié)面積的比值將非常大，這也會因?yàn)镻NP1與PNP2的工藝匹配難度大而導(dǎo)致Vout的精度較差。

圖3所示：基于帶隙基準(zhǔn)產(chǎn)生的VREF，來產(chǎn)生一個(gè)Vo＝VREF·(R1+R2)/R1，就是輸出電壓可以通過調(diào)節(jié)第二電阻R2、第三電阻R3的比值來調(diào)整。

在N井工藝的CMOS集成電路中要想不增加特別工藝步驟來實(shí)現(xiàn)不接地的NPN雙極型晶體管(圖3中第一晶體管Q1和第二晶體管Q2)是很困難的(注意圖2中的Q1和Q2是都有2個(gè)極接地的)，而且第二晶體管Q2要求輸出大電流來驅(qū)動負(fù)載的話，這實(shí)現(xiàn)起來成本相當(dāng)?shù)母摺?/p>

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種可調(diào)電壓產(chǎn)生電路，其降低生產(chǎn)成本，增加了輸出電壓數(shù)值的調(diào)整的靈活性。

本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題的：一種可調(diào)電壓產(chǎn)生電路，其特征在于，所述可調(diào)電壓產(chǎn)生電路包括誤差放大器、第一PMOS晶體管、第二MOS晶體管、第六電阻、第四電阻、第五電阻，第六電阻、第四電阻、第五電阻依次串聯(lián)，第四電阻、第五電阻都與誤差放大器的負(fù)極輸入端連接，第四電阻、誤差放大器的正極輸入端都與一個(gè)帶隙基準(zhǔn)產(chǎn)生參考電壓連接，第一PMOS晶體管的柵極、源極、第二PMOS晶體管的漏極都與第六電阻連接。

優(yōu)選地，所述第四電阻、第五電阻都與一個(gè)負(fù)載并聯(lián)。

優(yōu)選地，所述第一PMOS晶體管是輸出驅(qū)動晶體管，提供大的輸出驅(qū)動電流。

優(yōu)選地，所述第四電阻、第五電阻對負(fù)載電壓進(jìn)行采樣，并將負(fù)載電壓的一部分饋入誤差放大器用于與帶隙基準(zhǔn)產(chǎn)生參考電壓作比較。

優(yōu)選地，所述誤差放大器中的一個(gè)串聯(lián)導(dǎo)通單元與其驅(qū)動一起迫使誤差接近于零。

優(yōu)選地，所述可調(diào)電壓產(chǎn)生電路采用N井CMOS工藝。

本發(fā)明的積極進(jìn)步效果在于：本發(fā)明降低生產(chǎn)成本，增加了輸出電壓數(shù)值的調(diào)整的靈活性，降低晶體管數(shù)目，實(shí)現(xiàn)了所占用硅片面積的削減從而達(dá)到了節(jié)省成本的目的。

附圖說明

圖1為本發(fā)明可調(diào)電壓產(chǎn)生電路的電路圖。

圖2為現(xiàn)有帶隙基準(zhǔn)采用的電路圖。

圖3為基于帶隙基準(zhǔn)產(chǎn)生參考電壓的電路圖。

具體實(shí)施方式

下面結(jié)合附圖給出本發(fā)明較佳實(shí)施例，以詳細(xì)說明本發(fā)明的技術(shù)方案。

如圖1所示，本發(fā)明可調(diào)電壓產(chǎn)生電路包括誤差放大器EA、第一PMOS晶體管MP1、第二PMOS晶體管MP2、第六電阻Rs、第四電阻R4、第五電阻R5，第六電阻Rs、第四電阻R4、第五電阻R5依次串聯(lián)，第四電阻R4、第五電阻R5都與誤差放大器EA的負(fù)極輸入端連接，第四電阻R4、誤差放大器EA的正極輸入端都與一個(gè)帶隙基準(zhǔn)產(chǎn)生參考電壓VREF連接，第一PMOS晶體管MP1的柵極、源極、第二PMOS晶體管MP2的漏極都與第六電阻Rs連接。

第四電阻R4、第五電阻R5都與一個(gè)負(fù)載并聯(lián)，方便使用和輸出負(fù)載電壓。

第一PMOS晶體管MP1是輸出驅(qū)動晶體管，提供大的輸出驅(qū)動電流。第四電阻R4、第五電阻R5對負(fù)載電壓Vo進(jìn)行采樣，并將負(fù)載電壓Vo的一部分饋入誤差放大器EA(反向輸入端)用于與帶隙基準(zhǔn)產(chǎn)生參考電壓VREF作比較。

誤差放大器EA中的一個(gè)串聯(lián)導(dǎo)通單元與其驅(qū)動一起迫使誤差接近于零。如果某個(gè)時(shí)刻，負(fù)載電壓Vo有少許改變(噪聲干擾，負(fù)載的騷動等導(dǎo)致的Vo低于或者高于設(shè)定的Vo數(shù)值)，希望第一PMOS晶體管MP1的柵極電壓及時(shí)做出調(diào)整來改變第一PMOS晶體管MP1的輸出驅(qū)動電流Io和負(fù)載電壓Vo，這需要較大的增益來實(shí)現(xiàn)，第二PMOS晶體管MP2和第六電阻Rs的引入就是要實(shí)現(xiàn)這個(gè)功能的。比如某時(shí)刻輸出電壓是Vo’。若Vo’<Vo，經(jīng)第四電阻R4、第五電阻R5采樣網(wǎng)絡(luò)送給EA的數(shù)值Vf就小于帶隙基準(zhǔn)產(chǎn)生參考電壓VREF，此時(shí)誤差放大器EA輸出較大電壓Vo1把第二PMOS晶體管MP2打開的程度變小，這導(dǎo)致Vo2’<Vo2(即此時(shí)的Vo2’低于正常時(shí)的Vo2)，第一PMOS晶體管MP1的柵極Vo2’通過第六電阻Rs與輸出Vo’連接，此時(shí)的Vo’<Vo，MP1的VGS1(＝Vo2’-VI)的絕對值較正常時(shí)偏大，MP1的導(dǎo)通電流加大，這個(gè)加大的電流把負(fù)載電壓Vo’拉向設(shè)定的正常值Vo；如若Vo’>Vo，經(jīng)第四電阻R4、第五電阻R5采樣網(wǎng)絡(luò)送給誤差放大器EA的數(shù)值Vf就大于帶隙基準(zhǔn)產(chǎn)生參考電壓VREF，此時(shí)誤差放大器EA輸出較小電壓把第二PMOS晶體管MP2打開程度變大，第一PMOS晶體管MP1的柵極Vo2’會被打開程度變大的第二PMOS晶體管MP2拉向較高的輸入電源VI，由于第一PMOS晶體管MP1的VGS1(＝Vo2’-VI)的絕對值在減小，第一PMOS晶體管MP1的輸出的電流就會隨之減小，這個(gè)隨之減小的電流會使輸出電壓Vo’向正常值Vo的方向靠攏。Vo’＝Vo時(shí)，電路處于平衡狀態(tài)，相關(guān)的器件工作狀態(tài)保持不變，節(jié)點(diǎn)電壓和通路電流保持不變。通過改變第四電阻R4、第五電阻R5的比值可以改變輸出的負(fù)載電壓Vo，增加了輸出電壓數(shù)值的調(diào)整的靈活性，最終實(shí)現(xiàn)了Vo＝VREF·(R4+R5)/R4。

本發(fā)明可調(diào)電壓產(chǎn)生電路采用N井CMOS工藝，N井CMOS工藝下能實(shí)現(xiàn)可調(diào)電壓的電壓產(chǎn)生電路，降低增加工藝步驟所帶來的生產(chǎn)成本的提升。本發(fā)明的電路簡單、所需元器件數(shù)目較少，好處是降低集成電路的復(fù)雜度，節(jié)省成本，達(dá)到了降低工藝實(shí)現(xiàn)難度，降低增加工藝步驟帶來的生產(chǎn)成本的提高；輸出電壓可以靈活調(diào)整；降低晶體管數(shù)目，實(shí)現(xiàn)了所占用硅片面積的削減從而達(dá)到了節(jié)省成本的目的。

以上所述的具體實(shí)施例，對本發(fā)明的解決的技術(shù)問題、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。