本發(fā)明是有關(guān)于一種具有輸出補(bǔ)償?shù)陌雽?dǎo)體裝置，且特別是有關(guān)于一種在廣電流負(fù)載范圍上具有穩(wěn)定性的半導(dǎo)體裝置。

背景技術(shù)：

半導(dǎo)體裝置的電子放大器可廣泛應(yīng)用于穩(wěn)壓。例如，低壓降穩(wěn)壓器(Low Dropout Regulator，LDO)，其包括誤差放大器，可應(yīng)用于系統(tǒng)單芯片(system-on-chip(SOC))或存儲(chǔ)器系統(tǒng)的功率管理。后續(xù)具有電子放大器的裝置或電路也可稱為放大器電路。

放大器電路的特性之一是“極點(diǎn)(pole)”，其可由放大器電路的轉(zhuǎn)移函數(shù)而得。某些放大器電路，例如LDO或單增益緩沖器，具有至少一極點(diǎn)，例如是放大器電路的輸出級(jí)的極點(diǎn)。為達(dá)穩(wěn)定操作，必須補(bǔ)償輸出極點(diǎn)。輸出極點(diǎn)的位置，亦即頻率，有關(guān)于放大器電路的負(fù)載電流。通常，放大器電路的負(fù)載電流可能因?yàn)樨?fù)載變化而在大范圍內(nèi)變動(dòng)，因此，當(dāng)負(fù)載變化時(shí)，輸出極點(diǎn)可能會(huì)產(chǎn)生偏移。因此，對(duì)某一負(fù)載所做出的輸出極點(diǎn)補(bǔ)償可能在另一負(fù)載下不會(huì)產(chǎn)生作用。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種半導(dǎo)體裝置，包括放大器、通過(guò)晶體管、補(bǔ)償電路與偏壓產(chǎn)生電路。放大器具有輸出端。通過(guò)晶體管具有柵極與輸出端，柵極耦接至放大器的輸出端，通過(guò)晶體管的輸出端耦接至負(fù)載。補(bǔ)償電路耦接于放大器的輸出端與通過(guò)晶體管的輸出端之間。補(bǔ)償電路的阻抗可變。偏壓產(chǎn)生電路耦接于通過(guò)晶體管的輸出端與補(bǔ)償電路之間。

根據(jù)本發(fā)明另一實(shí)施例提出一種半導(dǎo)體裝置，包括：一放大器、一通過(guò)晶體管、一補(bǔ)償晶體管、一電流感應(yīng)電路與一偏壓產(chǎn)生電路。該通過(guò)晶體管的一柵極耦接至該放大器的一放大輸出端，該通過(guò)晶體管的一源極或 一漏極耦接至該半導(dǎo)體裝置的一裝置輸出端。補(bǔ)償晶體管耦接于該放大輸出端與該裝置輸出端之間。電流感應(yīng)電路耦合至該通過(guò)晶體管的該柵極，且感應(yīng)該半導(dǎo)體裝置的一負(fù)載電流。偏壓產(chǎn)生電路耦接于該補(bǔ)償晶體管的一柵極與一源極之間，該偏壓產(chǎn)生電路產(chǎn)生一補(bǔ)償控制信號(hào)以根據(jù)所感應(yīng)的該負(fù)載電流而調(diào)整該補(bǔ)償晶體管的一阻抗。

為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下：

附圖說(shuō)明

圖1繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體裝置的電路圖。

圖2繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體裝置的波德圖(Bode plot)。

圖3至圖13繪示依照本發(fā)明其他實(shí)施例的半導(dǎo)體裝置的電路圖。

【符號(hào)說(shuō)明】

100：半導(dǎo)體裝置 102：穩(wěn)壓電路

104：補(bǔ)償電路 106：補(bǔ)償控制電路

108：誤差放大器 110：通過(guò)晶體管

112：分壓電路 112-1：第一電阻

112-2：第二電阻 114：電源

116：接地 118：輸出端

120：補(bǔ)償電容 122：補(bǔ)償晶體管

124：電流感應(yīng)電路 126：電流縮放電路

126-1、126-2：NMOS晶體管

128：偏壓產(chǎn)生電路

V_REF：參考電壓 V_FB：反饋電壓

V_bias：補(bǔ)償偏壓 V_OUT：輸出電壓

I_LOAD：負(fù)載電流

p1、p2、p3：極點(diǎn)

z：零點(diǎn)

200：半導(dǎo)體裝置 204：補(bǔ)償電路

206：補(bǔ)償控制電路 222：補(bǔ)償晶體管

228：偏壓產(chǎn)生電路

300：半導(dǎo)體裝置 302：?jiǎn)卧鲆婢彌_器

312：電流偏壓源 318：輸出端

400：半導(dǎo)體裝置 500：半導(dǎo)體裝置

502：?jiǎn)卧鲆婢彌_器 506：補(bǔ)償控制電路

510：通過(guò)晶體管 524：電流感應(yīng)電路

600：半導(dǎo)體裝置 606：補(bǔ)償控制電路

626：電流縮放電路

626-1、626-2：PMOS晶體管

700、800、900、1000、1100、1200：半導(dǎo)體裝置

704：補(bǔ)償電路 730：并聯(lián)阻抗裝置

804：補(bǔ)償電路 830：串聯(lián)阻抗裝置

904：補(bǔ)償電路 1004：補(bǔ)償電路

1104：補(bǔ)償電路 1204：補(bǔ)償電路

具體實(shí)施方式

本說(shuō)明書的技術(shù)用語(yǔ)是參照本技術(shù)領(lǐng)域的習(xí)慣用語(yǔ)，如本說(shuō)明書對(duì)部分用語(yǔ)有加以說(shuō)明或定義，該部分用語(yǔ)的解釋是以本說(shuō)明書的說(shuō)明或定義為準(zhǔn)。本發(fā)明的各個(gè)實(shí)施例分別具有一或多個(gè)技術(shù)特征。在可能實(shí)施的前提下，本技術(shù)領(lǐng)域具有通常知識(shí)者可選擇性地實(shí)施任一實(shí)施例中部分或全部的技術(shù)特征，或者選擇性地將這些實(shí)施例中部分或全部的技術(shù)特征加以組合。

本發(fā)明實(shí)施例包括具有輸出補(bǔ)償?shù)陌雽?dǎo)體裝置。

底下，本發(fā)明實(shí)施例將參考附圖而描述。在可能的情況下，相同參考符號(hào)代表相同或相似元件。

圖1繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體裝置100的電路圖。如圖1所示，半導(dǎo)體裝置100包括低壓降穩(wěn)壓器(Low Dropout Regulator，LDO)。在圖1中，半導(dǎo)體裝置100包括穩(wěn)壓電路102、補(bǔ)償電路104與補(bǔ)償控制電路106。

穩(wěn)壓電路102包括誤差放大器108、通過(guò)晶體管110與分壓電路112， 分壓電路112包括第一電阻112-1與第二電阻112-2。通過(guò)晶體管110與分壓電路112串聯(lián)，且耦合于電源114與接地116之間。如圖1所示，誤差放大器108的負(fù)輸入端耦合至參考電壓V_REF，而誤差放大器108的正輸入端耦合至第一電阻112-1與第二電阻112-2的中間點(diǎn)，以接收反饋電壓V_FB，而誤差放大器108的放大輸出端則耦合至通過(guò)晶體管110的柵極。圖1中，通過(guò)晶體管110是p通道金屬半導(dǎo)體(PMOS)晶體管。在一些實(shí)施例中，通過(guò)晶體管110可為不同類型的晶體管，例如n通道金屬半導(dǎo)體(NMOS)晶體管。通過(guò)晶體管110的源極耦合至電源114，而其漏極則耦合至第二電阻112-2。在本發(fā)明中，晶體管的源極與漏極也可稱為該晶體管的輸出端。在通過(guò)晶體管110的漏極與第二電阻112-2之間的耦合點(diǎn)上的輸出電壓V_OUT由穩(wěn)壓電路102的輸出端118來(lái)輸出。此輸出端118也稱為L(zhǎng)DO輸出端。

補(bǔ)償電路104耦合于誤差放大器108的放大輸出端與LDO輸出端118之間，且包括補(bǔ)償電容120與補(bǔ)償晶體管122。在圖l中，補(bǔ)償晶體管122是PMOS電體。補(bǔ)償晶體管122的阻抗或電阻值可由控制施加至補(bǔ)償晶體管122的柵極電壓而調(diào)整，使得補(bǔ)償晶體管122可當(dāng)成阻抗可變裝置或電阻可變裝置。在一些實(shí)施例中，補(bǔ)償晶體管122可為其他類型晶體管，如NMOS晶體管。補(bǔ)償電路104用以在頻率上加零點(diǎn)，以相同于穩(wěn)壓電路102的輸出極點(diǎn)的頻率，而抵消輸出極點(diǎn)。圖2繪示依照抵消輸出極點(diǎn)的波德圖(Bode plot)。波德圖包括在上半部的波德增益圖，與下半部的波德相位圖。

如圖2所示，穩(wěn)壓電路102具有兩個(gè)極點(diǎn)：輸出極點(diǎn)p2，也稱為非主要極點(diǎn)，與另一極點(diǎn)p1，也稱為主要極點(diǎn)，其頻率低于輸出極點(diǎn)p2。由補(bǔ)償電路104所導(dǎo)入的零點(diǎn)z的頻率約同于穩(wěn)壓電路102的輸出極點(diǎn)p2。因此，輸出極點(diǎn)p2可被抵消，而波德增益圖的斜率在輸出極點(diǎn)p2的頻率處不會(huì)有突然變化。實(shí)際上，由補(bǔ)償電路104所導(dǎo)入的零點(diǎn)z不同重疊于輸出極點(diǎn)p2，亦即，零點(diǎn)z的頻率不會(huì)完全相同于輸出極點(diǎn)p2的頻率。然而，零點(diǎn)z極相當(dāng)接近于輸出極點(diǎn)p2，只要經(jīng)由補(bǔ)償電路104補(bǔ)償之后，穩(wěn)壓電路102的操作能穩(wěn)定即可。

甚至，如圖2所示，除了零點(diǎn)z之外，補(bǔ)償電路104也導(dǎo)入第三極點(diǎn) p3于穩(wěn)壓電路102的波德圖。在本發(fā)明實(shí)施例中，補(bǔ)償電路104使得第三極點(diǎn)p3靠近于單增益頻率(在此頻率處，增益為1或0dB，如圖2所示)。在此條件下，如圖2的下半部所示，穩(wěn)壓電路102的相位裕度(phase margin)大于0，因此，穩(wěn)壓電路102可穩(wěn)定操作。根據(jù)本發(fā)明，零點(diǎn)z與極點(diǎn)p2之間的間距可使得穩(wěn)壓電路102的相位裕度大于0，以得到穩(wěn)定操作。

如上述，補(bǔ)償晶體管122當(dāng)成補(bǔ)償電路104的可變電阻，改變施加至補(bǔ)償晶體管122的柵極偏壓即可控制補(bǔ)償晶體管122的阻抗。此偏壓也可稱為補(bǔ)償偏壓或補(bǔ)償控制信號(hào)，標(biāo)示為V_bias。如圖1所示，補(bǔ)償控制電路106耦合至補(bǔ)償晶體管122的柵極，且用以提供補(bǔ)償偏壓V_bias給補(bǔ)償晶體管122。

如圖1，補(bǔ)償控制電路106包括電流感應(yīng)電路124、電流縮放電路126與偏壓產(chǎn)生電路128。偏壓產(chǎn)生電路128也稱為補(bǔ)償控制信號(hào)產(chǎn)生電路。在圖1中，電流感應(yīng)電路124包括PMOS晶體管，耦合于電源114與電流縮放電路126之間。電流縮放電路126耦合至接地116，且包括電流鏡，此電流鏡包括第一NMOS晶體管126-1與第二NMOS晶體管126-2。偏壓產(chǎn)生電路128包括PMOS晶體管，耦合于LDO輸出端118與電流縮放電路126之間，且耦合于LDO輸出端118與補(bǔ)償電路104之間。流經(jīng)通過(guò)晶體管110的電流包括兩部份I_LOAD與I_r。I_LOAD是輸出負(fù)載電流，流經(jīng)半導(dǎo)體100的負(fù)載；I_r則流至分壓電路112的第一電阻112-1。在本發(fā)明中，I_r＝V_FB/R_112-1＝V_REF/R_112-1，其中，R_112-1代表第一電阻112-1的電阻。

在本發(fā)明實(shí)施例中，電流感應(yīng)電路124響應(yīng)于負(fù)載電流I_LOAD的變化而產(chǎn)生感應(yīng)電流I_sense，流經(jīng)電流感應(yīng)電路124。感應(yīng)電流I_sense由電流縮放電路126所鏡射，并輸入至偏壓產(chǎn)生電路128。偏壓產(chǎn)生電路128根據(jù)感應(yīng)電流I_sense(因而也根據(jù)負(fù)載電流I_LOAD)來(lái)產(chǎn)生補(bǔ)償偏壓V_bias，并將補(bǔ)償偏壓V_bias輸入至補(bǔ)償晶體管122的柵極。特別是，偏壓產(chǎn)生電路128耦合于補(bǔ)償晶體管122的漏極或源極，與補(bǔ)償晶體管122的柵極之間。在圖1中，偏壓產(chǎn)生電路128包括晶體管，且為二極管連接方式，亦即，偏壓產(chǎn)生電路128的該晶體管的漏極與柵極彼此耦合。因此，當(dāng)負(fù)載電流I_LOAD變化時(shí)，偏壓產(chǎn)生電路128的輸出，亦即補(bǔ)償偏壓V_bias，也變化。因此，由補(bǔ)償電路104所產(chǎn)生的零點(diǎn)可追蹤穩(wěn)壓電路102的輸出級(jí)的輸出極點(diǎn)，亦即， 零點(diǎn)與極點(diǎn)的頻率相同或相近，使得穩(wěn)壓電路102的相位裕度大于0。

特別是，補(bǔ)償偏壓V_bias可表示如下：V_bias＝V_OUT-V_gs＝V_OUT-V_tp-V_ov，其中，V_gs、V_tp與V_ov是偏壓產(chǎn)生電路128的PMOS晶體管的源極-柵極電壓，臨界電壓與過(guò)驅(qū)動(dòng)電壓。過(guò)驅(qū)動(dòng)電壓V_ov取決于感應(yīng)電流I_sense。當(dāng)負(fù)載電流I_LOAD增加時(shí)，穩(wěn)壓電路102的輸出極點(diǎn)的頻率也增加。然而，當(dāng)負(fù)載電流I_LOAD增加時(shí)，感應(yīng)電流I_sense與偏壓產(chǎn)生電路128的PMOS晶體管的過(guò)驅(qū)動(dòng)電壓V_ov也增加。因此，補(bǔ)償偏壓V_bias減少。因此，補(bǔ)償晶體管122的阻抗減少，將零點(diǎn)推至較高頻率，以追蹤輸出極點(diǎn)。

在圖1中，偏壓產(chǎn)生電路128耦合于LDO輸出端118與補(bǔ)償電路104之間。例如，如圖1，偏壓產(chǎn)生電路128直接耦合于LDO輸出端118與補(bǔ)償電路104之間，沒(méi)有其他元件(除了導(dǎo)線之間)介于偏壓產(chǎn)生電路128與LDO輸出端118之間，也沒(méi)有其他元件(除了導(dǎo)線之間)介于偏壓產(chǎn)生電路128與補(bǔ)償電路104之間。特別是，偏壓產(chǎn)生電路128的PMOS晶體管的源極直接耦合至LDO輸出端118，而偏壓產(chǎn)生電路128的PMOS晶體管的漏極與柵極則直接耦合至補(bǔ)償電路104的補(bǔ)償晶體管122的柵極。藉由此架構(gòu)，補(bǔ)償偏壓V_bias可由穩(wěn)壓電路102的輸出直接產(chǎn)生。因此，補(bǔ)償偏壓V_bias不被其他因子(例如電源114的電壓變動(dòng))影響，故可較為穩(wěn)定。

本發(fā)明實(shí)施例中，通過(guò)晶體管110，在圖1為MOSFET，輸出電流給負(fù)載。另一方面，電流感應(yīng)電路124，在圖1也為MOSFET，感應(yīng)負(fù)載電流I_LOAD來(lái)產(chǎn)生感應(yīng)電流I_sense，亦即，電流感應(yīng)電路124不輸出電流給負(fù)載。因而，電流感應(yīng)電路124的晶體管尺寸可小于通過(guò)晶體管110的尺寸。

圖3顯示根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體裝置200。半導(dǎo)體裝置200包括穩(wěn)壓電路102、補(bǔ)償電路204與補(bǔ)償控制電路206。圖3的補(bǔ)償電路204相似于圖1的補(bǔ)償電路104，除了補(bǔ)償電路204以NMOS晶體管來(lái)當(dāng)成補(bǔ)償晶體管222。補(bǔ)償控制電路206包括NMOS晶體管(而非PMOS晶體管)來(lái)當(dāng)成偏壓產(chǎn)生電路228，且不包括電流縮放電路。亦即，在補(bǔ)償控制電路206中，電流感應(yīng)電路124直接耦合至偏壓產(chǎn)生電路228。因此，由電流感應(yīng)電路124所感應(yīng)的電流直接輸入至偏壓產(chǎn)生電路228，而不被鏡射。相似于半導(dǎo)體裝置100，半導(dǎo)體裝置200的偏壓產(chǎn)生電路228直接耦合于LDO輸出端118與002204之間，如圖3所示。

本發(fā)明實(shí)施例的補(bǔ)償電路與補(bǔ)償控制電路不只可用于補(bǔ)償穩(wěn)壓器，也可用于補(bǔ)償具有放大器的裝置。圖4顯示根據(jù)本發(fā)明其他實(shí)施例的半導(dǎo)體裝置300。半導(dǎo)體裝置300相似于半導(dǎo)體裝置100，除了半導(dǎo)體裝置300包括單增益緩沖器302，而沒(méi)有穩(wěn)壓器102。如圖4所示，單增益緩沖器302的架構(gòu)相似于穩(wěn)壓器102，且包括電流偏壓源312，而沒(méi)有分壓電路112。單增益緩沖器302的輸出端318耦合至誤差放大器108的正輸入端。輸出端318也稱為緩沖輸出端。相似于半導(dǎo)體裝置100，半導(dǎo)體裝置300的偏壓產(chǎn)生電路128直接耦合于緩沖器輸出端318與補(bǔ)償電路104之間。

圖5顯示根據(jù)本發(fā)明其他實(shí)施例的半導(dǎo)體裝置400。半導(dǎo)體裝置400相似于半導(dǎo)體裝置300，但，如同半導(dǎo)體裝置200，半導(dǎo)體裝置400包括補(bǔ)償電路204與補(bǔ)償控制電路206，而非補(bǔ)償電路104與補(bǔ)償控制電路106。在半導(dǎo)體裝置400中，偏壓產(chǎn)生電路228也直接耦合于緩沖器輸出端318與補(bǔ)償電路204之間。

圖6顯示根據(jù)本發(fā)明其他實(shí)施例的半導(dǎo)體裝置500。半導(dǎo)體裝置500包括單增益緩沖器502、補(bǔ)償電路104與補(bǔ)償控制電路506。如圖6，單增益緩沖器502包括當(dāng)成通過(guò)晶體管510的NMOS晶體管，而非如單增益緩沖器302般包括PMOS晶體管。在單增益緩沖器502中，誤差放大器108的正輸入端耦合至參考電壓V_REF，而誤差放大器108的負(fù)輸入端耦合至緩沖器輸出端318。

如圖6所示，補(bǔ)償控制電路506包括電流感應(yīng)電路524與偏壓產(chǎn)生電路128。電流感應(yīng)電路524感應(yīng)負(fù)載電流I_LOAD來(lái)產(chǎn)生感應(yīng)電流I_sense，且其包括NMOS晶體管。偏壓產(chǎn)生電路128根據(jù)感應(yīng)電流I_sense來(lái)產(chǎn)生補(bǔ)償偏壓V_bias。在圖6中，電流感應(yīng)電路524與偏壓產(chǎn)生電路128彼此直接耦合，且在其間沒(méi)有電感縮放電路。甚至，偏壓產(chǎn)生電路128直接耦合于緩沖器輸出端318與補(bǔ)償電路104之間。

圖7顯示根據(jù)本發(fā)明其他實(shí)施例的半導(dǎo)體裝置600。半導(dǎo)體裝置600是半導(dǎo)體裝置300的鏡射。亦即，半導(dǎo)體裝置300中的所有PMOS晶體管被取代為半導(dǎo)體裝置600中的NMOS晶體管。因此，半導(dǎo)體裝置300中的所有NMOS晶體管被取代為半導(dǎo)體裝置600中的PMOS晶體管。特別是，半導(dǎo)體裝置600包括單增益緩沖器502、補(bǔ)償電路204與補(bǔ)償控制電 路606。單增益緩沖器502與補(bǔ)償電路204如上所述，其細(xì)節(jié)在此省略。

補(bǔ)償控制電路606包括：具有NMOS晶體管的電流感應(yīng)電路524、具有NMOS晶體管的偏壓產(chǎn)生電路228，以及電流縮放電路626。電流縮放電路626包括電流鏡，具有第一PMOS晶體管626-1與第二PMOS晶體管626-2。在半導(dǎo)體裝置600中，偏壓產(chǎn)生電路228也直接耦合于緩沖器輸出端318與補(bǔ)償電路204之間。

圖8-圖11顯示根據(jù)本發(fā)明其他實(shí)施例的半導(dǎo)體裝置700、800、900與1000。半導(dǎo)體裝置700、800、900與1000相似于半導(dǎo)體裝置100，除了各半導(dǎo)體裝置700、800、900與1000中的補(bǔ)償電路更包括一或多個(gè)阻抗裝置。本發(fā)明中的阻抗裝置可以是電阻，電容，電感或這些的電性耦合組合。一或多個(gè)阻抗裝置加入至半導(dǎo)體裝置700、800、900與1000，以改變零點(diǎn)的位置。

特別是，如圖8所示，半導(dǎo)體裝置700包括補(bǔ)償電路704，其具有并聯(lián)阻抗裝置730，并聯(lián)于補(bǔ)償晶體管122。當(dāng)輸出端118為浮接時(shí)，亦即，當(dāng)輸出端118未連接至負(fù)載時(shí)，補(bǔ)償晶體管122被失能，亦即關(guān)閉。在此情況下，并聯(lián)阻抗裝置730，例如電阻，仍可提供路徑給補(bǔ)償電容120。

如圖9所示，半導(dǎo)體裝置800包括補(bǔ)償電路804，其具有串聯(lián)阻抗裝置830，串聯(lián)于補(bǔ)償晶體管122。如圖10所示，半導(dǎo)體裝置900包括補(bǔ)償電路904，其具有并聯(lián)阻抗裝置730與串聯(lián)阻抗裝置830。在半導(dǎo)體裝置900中，串聯(lián)阻抗裝置830串聯(lián)于補(bǔ)償晶體管122，而并聯(lián)阻抗裝置730并聯(lián)于補(bǔ)償晶體管122與串聯(lián)阻抗裝置830。如圖11所示，半導(dǎo)體裝置1000包括補(bǔ)償電路1004，其具有并聯(lián)阻抗裝置730與串聯(lián)阻抗裝置830。在半導(dǎo)體裝置1000中，并聯(lián)阻抗裝置730并聯(lián)于補(bǔ)償晶體管122，而串聯(lián)阻抗裝置830串聯(lián)于補(bǔ)償晶體管122與并聯(lián)阻抗裝置730。根據(jù)本發(fā)明，各阻抗裝置730與830可為電阻，電容，電感或其電性耦合組合。

圖12與圖13顯示根據(jù)本發(fā)明其他實(shí)施例的半導(dǎo)體裝置1100與1200。如圖12所示，半導(dǎo)體裝置1100相似于半導(dǎo)體裝置200，除了半導(dǎo)體裝置1100包括補(bǔ)償電路1104，其相似于半導(dǎo)體裝置700的補(bǔ)償電路704，其具有并聯(lián)阻抗裝置730，耦合于補(bǔ)償晶體管222的源極與漏極之間，亦即并聯(lián)于補(bǔ)償晶體管222。相似地，如圖13所示，半導(dǎo)體裝置1200相似于半 導(dǎo)體裝置200，除了半導(dǎo)體裝置1200包括補(bǔ)償電路1204，其相似于半導(dǎo)體裝置900的補(bǔ)償電路904，其具有并聯(lián)阻抗裝置730與串聯(lián)阻抗裝置830。在半導(dǎo)體裝置1200中，串聯(lián)阻抗裝置830串聯(lián)于補(bǔ)償晶體管222，而并聯(lián)阻抗裝置730并聯(lián)于補(bǔ)償晶體管222與串聯(lián)阻抗裝置830。

在上述實(shí)施例中，負(fù)載變化的偵測(cè)乃通過(guò)偵測(cè)負(fù)載電流的變化。補(bǔ)償電路的阻抗值，例如，補(bǔ)償電路104、204、704、804、904、1004、1104或1204，可根據(jù)電流感應(yīng)電路(例如電流感應(yīng)電路124或524)所感應(yīng)的負(fù)載電流變化而被調(diào)整。在某些實(shí)施例中，負(fù)載變化可由乃通過(guò)偵測(cè)負(fù)載電壓的變化，亦即使用電壓感應(yīng)電路來(lái)感應(yīng)負(fù)載電壓的變化。在此情況下，補(bǔ)償電路的阻抗值可利用分壓電路根據(jù)負(fù)載電壓的變化而被調(diào)整。

根據(jù)本發(fā)明，如上述，偏壓產(chǎn)生電路，例如偏壓產(chǎn)生電路128或228，耦合于補(bǔ)償晶體管(例如補(bǔ)償晶體管122或222)的柵極與源極之間，產(chǎn)生補(bǔ)償控制信號(hào)以根據(jù)所感應(yīng)的負(fù)載電流而調(diào)整補(bǔ)償晶體管的阻抗。因此，橫跨補(bǔ)償晶體管的柵極與源極間的電壓可由偏壓產(chǎn)生電路直接控制，而不會(huì)使其他干擾(例如電源變化)所影響。

綜上所述，雖然本發(fā)明已以實(shí)施例發(fā)明如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。