【交叉引用】

本申請要求申請日為2015年12月9日，美國臨時申請?zhí)枮?2/264，946的美國臨時申請案的優(yōu)先權(quán)，上述臨時申請案的內(nèi)容一并并入本申請。

【技術領域】

本發(fā)明有關于靜電放電保護，更具體來說，有關于可降低漏電流的電壓產(chǎn)生電路和靜電放電保護方法。

背景技術：

通常，電平轉(zhuǎn)換器(levelshifter)總會包含用于靜電放電(electrostaticdischarge，簡寫為esd)保護的門接地nmos(gate-groundednmos，簡寫為ggnmos)。具體來說，ggnmos具有寄生bjt，是的esd電路可透過寄生bjt被泄露到地面。然而，若ggnmos是由例如finfet工藝的3d工藝制作的，寄生bjt不太好用。

因此，另一個解決方案是提供開關電路(又名為接低電路(tie-lowcircuit))耦接于ggnmos的柵極端。然而，這樣的結(jié)構(gòu)具有某些缺陷。缺陷之一是當開關電路是無源(non-active)的時候，ggnmos的柵極端可能接收到其他源導致的浮動(floating)電壓。這樣的電壓可能開啟ggnmos，從而導致不希望的漏電流。

技術實現(xiàn)要素：

有鑒于此，本發(fā)明特提供以下技術方案：

本發(fā)明實施例提供一種電壓產(chǎn)生電路，包含：第一開關電路，耦接于第一供電電壓源和預定電壓源之間；第二開關電路，耦接于第二供電電壓源和預定電壓源之間；第一類的第一晶體管，包含耦接于第一開關電路和第二開關電路的控制端，其中若第一開關電路是有源的，第一類的第一晶體管的控制端透過第一開關電路耦接于預定電壓源，且若第二開關電路是有源的，第一類的第一晶體管的控制端透過第二開關電路耦接于預定電壓源；以及輸出電路，耦接于第二供電電壓源和預定電壓源之間，并耦接于第一類的第一晶體管。

本發(fā)明實施例提供一種電壓產(chǎn)生電路，包含：第一開關電路，運行于第一電源區(qū)域；第二開關電路，運行于第二電源區(qū)域；第一類的第一晶體管，包含耦接于第一開關電路和第二開關電路的控制端，其中若第一開關電路是有源的，第一類的第一晶體管的控制端透過第一開關電路耦接于預定電壓源，其中若第二開關電路是有源的，第一類的第一晶體管的控制端透過第二開關電路耦接于預定電壓源；以及輸出電路，耦接于第一類的第一晶體管并運行于第二電源區(qū)域。

本發(fā)明實施例又提供一種靜電放電保護方法，用于電壓產(chǎn)生電路，其特征在于，電壓產(chǎn)生電路包含第一開關電路、第二開關電路、第一類的第一晶體管和耦接于第一類的第一晶體管的輸出電路，其中第一開關電路和第二開關電路運行于不同電源區(qū)域中，靜電放電保護方法包含：控制第一開關電路在第一電源區(qū)域中運行；控制第二開關電路和輸出電路在第二電源區(qū)域中運行；若第一開關電路是有源的，將第一類的第一晶體管的控制端透過第一開關電路耦接于預定電壓源；以及若第二開關電路是有源的，將第一類的第一晶體管的控制端透過第二開關電路耦接于預定電壓源。

本發(fā)明的電壓產(chǎn)生電路和靜電放電保護方法可降低漏電流。

【附圖說明】

圖1是依據(jù)本發(fā)明一個實施例的電壓產(chǎn)生電路的示意圖。

圖2a是圖1所示的電壓產(chǎn)生電路的細節(jié)電路架構(gòu)的電路示意圖。

圖2b是產(chǎn)生輸入電壓的電路的范例的示意圖。

圖3是圖2a所示的電壓產(chǎn)生電路的操作的示意圖。

圖4是圖2a所示的電壓產(chǎn)生電路的操作的另一示意圖。

圖5是范例的esd保護方法。

【具體實施方式】

在說明書及權(quán)利要求書當中使用了某些詞匯來指稱特定的組件。所屬領域中的技術人員應可理解，制造商可能會用不同的名詞來稱呼同樣的組件。本說明書及權(quán)利要求書并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異來作為區(qū)分的基準。在通篇說明書及權(quán)利要求書當中所提及的「包含」是開放式的用語，故應解釋成「包含但不限定于」。另外，「耦接」一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或透過其它裝置或連接手段間接地電氣連接至第二裝置。

圖1是依據(jù)本發(fā)明一個實施例的電壓產(chǎn)生電路100的示意圖。如圖1所示，電壓產(chǎn)生電路100包含：第一開關電路sc_1、第二開關電路sc_2、第一類的第一晶體管t_11，以及輸出電路os。舉例來說，但并非限制，電壓產(chǎn)生電路100可為電平轉(zhuǎn)換器的一部分。

第一開關電路sc_1包含：第一端(稍后詳述)、耦接于第一供電電壓源vdd_1的第二端，以及耦接于地(即，預定電壓源)的第三端。第二開關電路sc_2包含：第一端(稍后詳述)。耦接于第二供電電壓源vdd_2的第二端，以及耦接于地的第三端。

第一類的第一晶體管t_11包含第一端(稍后詳述)，耦接于地的第二端，以及耦接于第一開關電路sc_1的第一端和第二開關電路sc_2的第一端的控制端。輸出電路os包含耦接于第二供電電壓源vdd_2的第一端，耦接于地的第二端，以及耦接于第一類的第一晶體管t_11的第一端的第三端。輸入電壓v_in指示由其他源(如，其他電路)提供的電壓，稍后詳述。

若第一開關電路sc_1是有源的，第一類的第一晶體管t_11透過第一開關電路sc_1耦接于地。類似地，若第二開關電路sc_2是有源的，第一類的第一晶體管t_11透過第二開關電路sc_2耦接于地。若第一開關電路sc_1或者第二開關電路sc_2是有源的時候，發(fā)生esd事件(即，輸入電壓v_in具有尖脈沖)，開啟第一類的第一晶體管t_11，使得第一類的第一晶體管t_11可將esd電流泄露至地。此外，第一開關電路sc_1或者第二開關電路sc_2也可泄露部分esd電流至地。

在一個實施例中，若第一開關電路sc_1和第二開關電路sc_2中的一個是有源的，第一開關電路sc_1和第二開關電路sc_2中的另一個是無源的。

請注意，第一開關電路sc_1運行在第一供電電壓vdd_1和預定電壓之間的電源區(qū)域。此外，第二開關電路sc_2和輸出電路os運行在第二供電電壓vdd_2和預定電壓之間的電源區(qū)域。因此，第一開關電路sc_1可被視為運行在第一電源區(qū)域內(nèi)，第二開關電路sc_2和輸出電路os可被視為運行在不同于第一電源區(qū)域的第二電源區(qū)域內(nèi)。

圖2a是圖1所示的電壓產(chǎn)生電路的細節(jié)電路架構(gòu)的電路示意圖。請注意，圖2a所示的電壓產(chǎn)生電路200僅用做說明，并非用于限制本發(fā)明的保護范圍。

如圖2a所示，第一開關電路sc_1包含第二類的第一晶體管t_21和第一類的第二晶體管t_12。第二類的第一晶體管t_21包含:耦接于第一供電電壓源vdd_1的第一端，控制端，以及耦接于控制端的第二端。此外，第一類的第二晶體管t_12包含:耦接于第一類的第一晶體管t_11的控制端的第一端，耦接于地的第二端，以及耦接于第二類的第一晶體管t_21的第二端的控制端。當?shù)谝婚_關電路sc_1是有源的時候，第二類的第一晶體管t_21和第一類的第二晶體管t_12被開啟。以這種方式，第一類的第二晶體管t_12的控制端被第二類的第一晶體管t_21偏置，這樣第一類的第二晶體管t_12被開啟。反之，當?shù)谝婚_關電路sc_1是無源的時候，第二類的第一晶體管t_21和/或第一類的第二晶體管t_12被關斷。

此外，在該實施例中，第二開關電路sc_2的電路架構(gòu)和第一開關電路sc_1一樣，為簡潔起見，不再贅述。然而，第二開關電路sc_2的電路架構(gòu)和第一開關電路sc_1并不被限制為相同的電路架構(gòu)。

此外，輸出電路os包含第二類的第二晶體管t_22和第一類的第三晶體管t_13，并且可以依據(jù)在第二類的第二晶體管t_22和第一類的第三晶體管t_13的控制端接收的信號在輸出端ot輸出輸出信號。第二類的第二晶體管t_22包含：耦接于第二供電電壓源vdd_2的第一端，耦接于第一類的第一晶體管t_11的第一端的控制端，以及偶爾給予輸出端ot的第二端。此外，第一類的第三晶體管t_13包含：耦接于第二類的第二晶體管t_22的第二端的第一端，耦接于地的第二端，以及耦接于第一類的第一晶體管t_11的第一端的控制端。

在一個實施例中，第一類的第一晶體管t_11、第一類的第二晶體管t_12，以及第一類的第三晶體管t_13是n型mosfet。此外，第二類的第一晶體管t_21和第二類的第二晶體管t_22是p型mosfet。圖2a中清楚的示出了第一類的多個晶體管的多個端和第二類的多個晶體管的多個端的分布，因此為簡潔起見，不再贅述。

上述輸入電源v_in可來自于不同類型的電壓源。在一個實施例中，輸入電壓v_in基于第一供電電壓源vdd_1產(chǎn)生，即，電路產(chǎn)生運行在第一電源區(qū)域的輸入電壓v_in。圖2b是產(chǎn)生輸入電壓v_in的電路的范例的示意圖。如圖2b所示，輸入電壓v_in通過輸入電路is在第一電源區(qū)域運行產(chǎn)生。

具體來說，輸入電路is包含第二類的第三晶體管t_23和第一類的第四晶體管t_14。第二類的第三晶體管t_23包含耦接于第一供電電壓源vdd_1的第一端，輸出輸入電壓v_in的第二端，以及接收預定電壓vss的控制端。第一類的第四晶體管t_14包含耦接于第二類的第三晶體管t_23的第二端的第一端，耦接于地的第二端，以及接收預定電壓vss的控制端。

請注意，輸入電壓v_in并不限于由如圖2b所示的輸入電路is產(chǎn)生。此外，圖2b所示的輸入電壓v_in并不限于僅用于圖2b所示的電壓產(chǎn)生電路210。

此外，在部分實施例中，晶體管t_22、t_13可用作逆變器，晶體管t_23和t_14也可用作逆變器。然而，晶體管t_22、t_13、t_23和t_14僅用作說明之用，并非用于限制本發(fā)明。這意味著晶體管t_23和t_22可使用其他類型的上拉電路實現(xiàn)，而晶體管t_14和t_13可使用其他類型的下拉電路實現(xiàn)。

圖3是圖2a所示的電壓產(chǎn)生電路的操作的示意圖。在該實施例中，第一開關電路sc_1是無源的，而第二開關電路sc_2是有源的。如圖3所示，若發(fā)生esd事件，輸入電壓v_in具有尖脈沖。因為第一類的第二晶體管t_12的第一端透過第一類的第一晶體管t_11的寄生電容(parasiticcapacitance)耦接于第一類的第一晶體管t_11的第一端，開關電壓v_s也隨著輸入電壓v_in而升高。因此，第一類的第一晶體管t_11被開關電壓v_s開啟，使得第一類的第一晶體管t_11將esd電流i_t11泄露至地。此外，第一類的第二晶體管t_12也將esd電流i_ts泄露至地。

圖4是圖2a所示的電壓產(chǎn)生電路的操作的另一示意圖。在該實施例中，第一開關電路sc_1是有源的，而第二開關電路sc_2是無源的。此外，輸出電路os也是無源的。此外，第一類的第一晶體管t_11可從其他源接收輸入電壓v_in，輸入電壓v_in從低電壓v_l轉(zhuǎn)至高電壓v_h。開關電壓v_s可能由于輸入電壓v_in升高，但因為第一開關電路sc_1是有源的且第一類的第二晶體管t_12將電流泄露至地，其立即被下拉至零。從而，第一類的第一晶體管t_11可被完全關斷，并且沒有漏電流存在。

若第一開關電路sc_1被移走，在通過輸入電壓v_in升高之后，開關電壓v_s不能被下拉下來。從而，第一開關電路sc_1的存在可以防止第一類的第一晶體管t_11產(chǎn)生漏電流。

鑒于上述實施例，可獲得esd保護方法。esd包含方法用于包含第一開關電路、第二開關電路、第一類的第一晶體管和輸出電路的電壓產(chǎn)生電路(如，圖1中的100)。第一開關電路和第二開關電路運行于不同電源區(qū)域。圖5是范例的esd保護方法。范例的esd保護方法包含：

步驟501：控制第一開關電路在第一電源區(qū)域中運行。

步驟503：控制第二開關電路和輸出電路在第二電源區(qū)域中運行。

步驟505：若第一開關電路是有源的，將第一類的第一晶體管的控制端透過第一開關電路耦接于預定電壓源。

步驟507：若第二開關電路是有源的，將第一類的第一晶體管的控制端透過第二開關電路耦接于預定電壓源。

鑒于上述實施例中，漏電流的問題可以由于設置采用兩個不同電源區(qū)域的開關電路而被避免。

從前述內(nèi)容的記載可以理解，本說明書中所描述的本發(fā)明的各個實施方式僅用于說明的目的，并且可以在不脫離本公開的范圍和精神的情況下進行修改。因此，本說明書中所描述的各個實施方式并不意在限制，真正的范圍和精神由權(quán)利要求書來限定。

盡管已經(jīng)在文中使用不同的方法、設備以及系統(tǒng)來描述和示出了一些示例性的技術，但是本領域普通技術人員應當理解的是：可以在不脫離所要求保護的主題的情況下進行各種其它修改以及進行等同物替換。此外，在不脫離文中描述的中心構(gòu)思的情況下，可以進行許多修改以使特定的情況適應于所要求保護的主題的教導。因此，意在所要求保護的主題不限制于所公開的特定示例，而且這樣的要求保護的主題還可以包括落在所附權(quán)利要求的范圍內(nèi)的所有實施及它們的等同物。