本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其是一種電流沉負(fù)載電路及低壓差線性穩(wěn)壓器。

背景技術(shù)：

近來，越來越多的場合需要使用LDO(低壓差線性穩(wěn)壓器)給芯片供電。請參見附圖1，圖1示出了一種當(dāng)前使用的LDO的結(jié)構(gòu)示意圖。所述傳統(tǒng)的LDO包括：一帶隙參考電路101、一放大器102、一第十二MOS晶體管M12、一第二電阻R2、一第三電阻R3以及一第一電容C1，其中，所述帶隙參考電路101的輸出端連接于所述放大器102的反相輸入端，所述放大器102的輸出端連接于所述第十二MOS晶體管M12的柵極，所述第十二MOS晶體管M12的源極連接于第二電壓VDD，漏極連接于所述第二電阻R2的一端，所述第二電阻R2的另一端與所述第三電阻R3的一端串聯(lián)于一第三節(jié)點，所述第三電阻R3的另一端接地，所述第三節(jié)點連接于所述放大器102的正相輸入端，所述第一電容C1的一端連接于所述第十二MOS晶體管M12的漏極，另一端連接于地，所述第十二MOS晶體管M12漏極的輸出電壓為所述傳統(tǒng)的LDO的輸出電壓VOUT1。

所述LDO的負(fù)載電流變化很快時，例如為1ns或者幾個ns時，傳統(tǒng)的LDO很難在如此短的時間內(nèi)響應(yīng)LDO輸出電壓的變化。這主要是因為LDO的環(huán)路帶寬有限。當(dāng)前的解決方案有：一種是用片外電容濾除紋波；另一種是用足夠大的片內(nèi)電容。無論哪一種都需要引入電容，如果不用電容來穩(wěn)定LDO的輸出電壓，那么LDO的輸出電壓的紋波就會很大。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種電流沉負(fù)載電路及低壓差線性穩(wěn)壓器，以在不引入電容的基礎(chǔ)上，降低LDO輸出電壓的紋波。

為了達(dá)到上述目的，本發(fā)明提供了一種電流沉負(fù)載電路，包括：一RC濾波電路、一第一電阻以及一第一MOS晶體管；其中，所述第一MOS晶體管的柵極連接于所述RC濾波電路的輸出端，源極通過所述第一電阻接地，漏極連接于一第一電壓。

優(yōu)選的，在上述的電流沉負(fù)載電路中，所述RC濾波電路包括：一第二MOS晶體管、一第三MOS晶體管、一第四電阻、一第五MOS晶體管、一第五電阻、一第七M(jìn)OS晶體管、一第二電容、一第三電容、一第十MOS晶體管以及一第十一MOS晶體管；

其中，所述第二MOS晶體管的柵極連接于所述第三MOS晶體管的柵極，源極連接于第二電壓，所述第四電阻的一端和第五MOS晶體管的漏極連接于所述第二MOS晶體管的漏極，所述第四電阻的另一端和第五MOS晶體管的源極連接于一第一節(jié)點；

所述第五電阻的一端和第七M(jìn)OS晶體管的源極連接于所述第一節(jié)點，所述第五電阻的另一端和第七M(jìn)OS晶體管的漏極連接于所述第三MOS晶體管的漏極，所述第三MOS晶體管的源極接地；

所述第二電容的一端連接于所述第二電壓，另一端和所述第三電容的一端連接于一第二節(jié)點，所述第三電容的另一端接地；

所述第十MOS晶體管的源極連接于所述第十一MOS晶體管的漏極，漏極連接于所述第二節(jié)點，所述第十一MOS晶體管的源極連接于所述第二電壓；

所述第一節(jié)點和第二節(jié)點連接于所述第一MOS晶體管的柵極。

優(yōu)選的，在上述的電流沉負(fù)載電路中，所述第四電阻和/或第五電阻為一MOS晶體管；其中，

當(dāng)所述第四電阻為一第四MOS晶體管時，所述第四MOS晶體管的漏極和第五MOS晶體管的漏極連接于所述第二MOS晶體管的漏極，所述第四MOS晶體管的源極和第五MOS晶體管的源極連接于所述第一節(jié)點，所述第四MOS晶體管的柵極接地；

當(dāng)所述第五電阻為一第六MOS晶體管時，所述第六MOS晶體管的源極和第七M(jìn)OS晶體管的源極連接于所述第一節(jié)點，第六MOS晶體管的漏極和第七M(jìn)OS晶體管的漏極連接于所述第三MOS晶體管的漏極，所述第六MOS晶體管的柵極連接于所述第二電壓。

優(yōu)選的，在上述的電流沉負(fù)載電路中，所述第二電容和/第三電容為一MOS晶體管；其中，

當(dāng)所述第二電容為一第八MOS晶體管時，所述第八MOS晶體管的源極和漏極導(dǎo)通并連接于所述第二電壓，柵極連接于所述第二節(jié)點；

當(dāng)所述第三電容為一第九MOS晶體管時，所述第九MOS晶體管的源極和漏極導(dǎo)通并連接于地，柵極連接于所述第二節(jié)點。

優(yōu)選的，在上述的電流沉負(fù)載電路中，一第一控制信號同時輸入至所述第二MOS晶體管的柵極、第三MOS晶體管的柵極以及第十MOS晶體管的柵極。

優(yōu)選的，在上述的電流沉負(fù)載電路中，一第二控制信號同時輸入至所述第五MOS晶體管的柵極和第七M(jìn)OS晶體管的柵極。

優(yōu)選的，在上述的電流沉負(fù)載電路中，一標(biāo)識信號輸入至所述第十一MOS晶體管的柵極。

優(yōu)選的，在上述的電流沉負(fù)載電路中，所述第二MOS晶體管、第五MOS晶體管、第十MOS晶體管以及第十一MOS晶體管均為P型MOS晶體管；所述第一MOS晶體管、第三MOS晶體管以及第七M(jìn)OS晶體管均為N型MOS晶體管。

本發(fā)明還提供了一種低壓差線性穩(wěn)壓器，包括：一如上所述的電流沉負(fù)載電路，所述電流沉負(fù)載電路并聯(lián)于一負(fù)載的兩端，所述負(fù)載的一端連接低壓差線性穩(wěn)壓器的輸出電壓，另一端接地。

優(yōu)選的，在上述的低壓差線性穩(wěn)壓器中，還包括：一帶隙參考電路、一放大器、一第十二MOS晶體管、一第二電阻、一第三電阻以及一第一電容，其中，所述帶隙參考電路的輸出端連接于所述放大器的反相輸入端，所述放大器的輸出端連接于所述第十二MOS晶體管的柵極，所述第十二MOS晶體管的源極連接于第二電壓，漏極連接于所述第二電阻的一端，所述第二電阻的另一端與所述第三電阻的一端串聯(lián)于一第三節(jié)點，所述第三電阻的另一端接地，所述第三節(jié)點連接于所述放大器的正相輸入端，所述第一電容的一端連接于所述第十二MOS晶體管M12的漏極，另一端連接于地；所述負(fù)載的一端連接所述第十二MOS晶體管的漏極，所述第十二MOS晶體管漏極的輸出電壓為所述低壓差線性穩(wěn)壓器的輸出電壓。

在本發(fā)明提供的電流沉負(fù)載電路和低壓差線性穩(wěn)壓器中，當(dāng)所述低壓差線性濾波器在進(jìn)行模式切換時，利用所述電流沉負(fù)載電路來降低所述低壓差線性濾波器總的負(fù)載電流的頻率，使得所述低壓差線性穩(wěn)壓器來得及響應(yīng)，同時也不會浪費過多的電流，節(jié)約功耗。

附圖說明

圖1為一種傳統(tǒng)的LDO的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例中LDO的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例中電流沉負(fù)載電路的結(jié)構(gòu)示意圖；

圖4為本發(fā)明又一實施例中電流沉負(fù)載電路的結(jié)構(gòu)示意圖；

圖5為負(fù)載電流ILOAD是隨時間的變化示意圖；

圖6a、圖6b以及圖6c為ICS隨時間的變化示意圖；

圖7為負(fù)載電流ILOAD、ICS以及總的負(fù)載電流(ILOAD+ICS)隨時間的變化示意圖；

圖8為第一控制信號和第二控制信號長空閑模式下的波形圖；

圖中：101-帶隙參考電流；102-運算放大器；

201-帶隙參考電流；202-運算放大器；203-電流沉負(fù)載電路；204-負(fù)載；2031-RC濾波電路。

具體實施方式

下面將結(jié)合示意圖對本發(fā)明的具體實施方式進(jìn)行更詳細(xì)的描述。根據(jù)下列描述和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

本發(fā)明實施例提供了一種低壓差線性穩(wěn)壓器(LDO)，請參見附圖2，圖2示出了本發(fā)明實施例中提供的低壓差線性穩(wěn)壓器的結(jié)構(gòu)示意圖。所述低壓差線性穩(wěn)壓器包括一電流沉負(fù)載電路，所述電流沉負(fù)載電路并聯(lián)于是負(fù)載的兩端，所述負(fù)載的一端連接所述低壓差線性穩(wěn)壓器的輸出電壓，另一端接地。即所述電流沉負(fù)載電路的一端也連接于所述低壓差線性穩(wěn)壓器的輸出電壓，另一端接地。

在本發(fā)明實施例中，所述低壓差線性穩(wěn)壓器包括：一帶隙參考電路201、一放大器202、一第十二MOS晶體管M12、一第二電阻R2、一第三電阻R3、一第一電容C1以及一電流沉負(fù)載電路203。其中，所述帶隙參考電路201的輸出端連接于所述放大器202的反相輸入端，為所述低壓差線性穩(wěn)壓器提供其需要的偏置電壓VREF。所述放大器202的輸出端連接于所述第十二MOS晶體管M12的柵極，所述第十二MOS晶體管M12的源極連接于第二電壓VDD，漏極連接于所述第二電阻R2的一端，所述第二電阻R2的另一端與所述第三電阻R3的一端串聯(lián)于一第三節(jié)點，所述第三電阻R3的另一端接地，所述第三節(jié)點連接于所述放大器202的正相輸入端，所述第一電容C1的一端連接于所述第十二MOS晶體管M12的漏極，另一端接地。所述電流沉負(fù)載電路203并聯(lián)于一負(fù)載204的兩端，所述負(fù)載204的一端連接于所述第十二MOS晶體管M12的漏極，另一端接地。所述第十二MOS晶體管漏極M12的輸出電壓即為所述低壓差線性穩(wěn)壓器的輸出電壓VOUT。

其中，所述運算放大器202、第十二MOS晶體管M12、第二電阻R2以及第三電阻R3構(gòu)成一放大反饋環(huán)路，該放大反饋環(huán)路將所述低壓差線性穩(wěn)壓器的輸出電壓VOUT穩(wěn)定在VREF*(1+R2/R3)。附圖2中的ILOAD表示流經(jīng)所述負(fù)載204的電流，即負(fù)載電流。ICS為流經(jīng)所述電流沉負(fù)載電路203的電流。

在本發(fā)明的其他實施例中，所述低壓差線性穩(wěn)壓器并不僅僅限于上述的結(jié)構(gòu)，還可以是其他結(jié)構(gòu)，只要保證所述電流沉負(fù)載電路和所述低壓差線性穩(wěn)壓器的負(fù)載并聯(lián)即可，以達(dá)到利用所述電流沉負(fù)載電路來降低所述低壓差線性濾波器總的負(fù)載電流的頻率的目的。

如圖3所示，圖3示出了本發(fā)明一實施例中的電流沉負(fù)載電路的結(jié)構(gòu)示意圖。所述電流沉負(fù)載電路203包括：一RC濾波電路2031、一第一電阻R1以及一第一MOS晶體管M1；其中，所述第一MOS晶體管M1的柵極連接于所述RC濾波電路2031的輸出端，源極通過所述第一電阻R1接地，漏極連接于所述第一電壓。所述第一電壓即為所述第十二MOS晶體管漏極M12的輸出電壓，也就是所述低壓差線性穩(wěn)壓器的輸出電壓VOUT。

其中，所述RC濾波電路2031包括：一第二MOS晶體管M2、一第三MOS晶體管M3、一第四第四電阻R4、一第五MOS晶體管M5、一第五電阻R5、一第七M(jìn)OS晶體管M7、一第二電容C2、一第三電容C3、一第十MOS晶體管M10以及一第十一MOS晶體管M11。

具體的，請參見附圖3，圖3示出了本發(fā)明一實施例中的電流沉負(fù)載電路的結(jié)構(gòu)示意圖。所述第二MOS晶體管M2的柵極連接于所述第三MOS晶體管M3的柵極，源極連接于第二電壓VDD，所述第四電阻R4的一端和第五MOS晶體管M5的漏極連接于所述第二MOS晶體管M2的漏極，所述第四電阻R4的另一端和第五MOS晶體管M5的源極連接于一第一節(jié)點A；所述第五電阻R5的一端和第七M(jìn)OS晶體管M7的源極連接于所述第一節(jié)點A，第五電阻R5的另一端和第七M(jìn)OS晶體管M7的漏極連接于所述第三MOS晶體管M3的漏極，所述第三MOS晶體管M3的源極接地；所述第二電容C2的一端連接于所述第二電壓VDD，另一端和所述第三電容C3的一端連接于一第二節(jié)點B，所述第三電容C3的另一端連接于地；所述第十MOS晶體管M10的源極連接于所述第十一MOS晶體管，M11的漏極，漏極連接于所述第二節(jié)點B，所述第十一MOS晶體管M11的源極連接于所述第二電壓VDD；所述第一節(jié)點A和第二節(jié)點B連接于所述第一MOS晶體管M1的柵極。

所述第一MOS晶體管M1、第三MOS晶體管M3、第七M(jìn)OS晶體管M7以及均為N型MOS晶體管為N型MOS晶體管。所述第二MOS晶體管M2、第五MOS晶體管M5、第十MOS晶體管M10以及第十一MOS晶體管M11均為P型MOS晶體管。進(jìn)一步的，所述第四MOS晶體管M4和第六MOS晶體管M6為MOS電阻，所述第八MOS晶體管M8和第九MOS晶體管M9為MOS電容。

所述第四電容R4和第五電阻R5可以是MOS晶體管電阻也可以是多晶硅電阻。同樣的所述第二電容C2和第三電容C3可以是MOS晶體管電容也可以是多晶硅電容，在此不再一一贅述。

進(jìn)一步的，所述第四電阻R4和第五電阻R5可以是相同形式的電阻，例如所述第四電阻R4和第五電阻R5可以同時是MOS晶體管電阻，也可以同時是多晶硅電阻，還可以同時是其他形式的電阻。同理，所述第四電阻R4和第五電阻R5也可以是兩種不同形式的電阻，例如所述第四電阻R4為一種形式的電阻，而所述第五電阻R5為另一種形式的電阻。進(jìn)一步的，例如，所述第四電阻R4為MOS晶體管電阻，而所述第五電阻R5為多晶硅電阻?；蛘撸龅谒碾娮鑂4為多晶硅電阻，而所述第五電阻R5為MOS晶體管電阻。

當(dāng)所述第四電阻R4為一MOS晶體管電阻時，例如，所述第四電阻R4為一第四MOS晶體管M4時，所述第四MOS晶體管M4為一P型MOS晶體管。且所述第四MOS晶體管M4的漏極和第五MOS晶體管M5的漏極連接于所述第二MOS晶體管M2的漏極，所述第四MOS晶體管M4的源極和第五MOS晶體管M5的源極連接于所述第一節(jié)點，所述第四MOS晶體管M4的柵極接地。

當(dāng)所述第五電阻R5為一MOS晶體管電阻時，例如，所述第五電阻R5為一第六MOS晶體管M6時，所述第六MOS晶體管M6為一N型MOS晶體管。所述第六MOS晶體管M6的源極和第七M(jìn)OS晶體管M7的源極連接于所述第一節(jié)點A，第六MOS晶體管M6的漏極和第七M(jìn)OS晶體管M7的漏極連接于所述第三MOS晶體管M3的漏極，所述第六MOS晶體管M6的柵極連接于所述第二電壓VDD。

所述第二電容C2和第三電容C3可以是MOS晶體管電容，也可以是多晶硅電容，還可以是其他形式的電容。所述第二電容C2和第三電容C3可以是形式相同的電容，也可以是形式不同的電容。例如，所述第二電容C2和第三電容C3可以同時都是MOS晶體管電容，也可以同時是多晶硅電容。也可以是，所述第二電容C2為一種形式的電容，而所述第三電容C3是另一種形式的電容。比如，所述第二電容C2為一MOS晶體管電容，而所述第三電容C3為另一種形式的電容，例如多晶硅電容。也可以是所述第二電容C2為一多晶硅電容，而所述第三電容C3為一MOS晶體管電容。

當(dāng)所述第二電容C2為一MOS晶體管電容時，例如為一第八MOS晶體管M8時，第八MOS晶體管M8為一P型MOS晶體管。進(jìn)一步的，所述第八MOS晶體管M8的源極和漏極導(dǎo)通并連接于所述第二電壓VDD，柵極連接于所述第二節(jié)點B。

當(dāng)所述第三電容C3為一MOS晶體管電容時，例如為一第九MOS晶體管M9時，所述第九MOS晶體管M9為一N型MOS晶體管。進(jìn)一步的，所述第九MOS晶體管M9的源極和漏極導(dǎo)通并連接于地，柵極連接于所述第二節(jié)點B。

圖4為示出了發(fā)明又一實施例中電流沉負(fù)載電路的結(jié)構(gòu)示意圖。此時，所述第四電阻R4、第五電阻R5、第二電容C2以及第三電容C3均為MOS晶體管。具體的連接方式如圖4所示。

其中，所述第四MOS晶體管M4的漏極和第五MOS晶體管M5的漏極連接于所述第二MOS晶體管M2的漏極，所述第四MOS晶體管M4的源極和第五MOS晶體管M5的源極連接于所述第一節(jié)點，所述第四MOS晶體管M4的柵極接地。所述第六MOS晶體管M6的源極和第七M(jìn)OS晶體管M7的源極連接于所述第一節(jié)點A，第六MOS晶體管M6的漏極和第七M(jìn)OS晶體管M7的漏極連接于所述第三MOS晶體管M3的漏極，所述第六MOS晶體管M6的柵極連接于所述第二電壓VDD。所述第八MOS晶體管M8的源極和漏極導(dǎo)通并連接于所述第二電壓VDD，柵極連接于所述第二節(jié)點B。所述第九MOS晶體管M9的源極和漏極導(dǎo)通并連接于地，柵極連接于所述第二節(jié)點B。

一第一控制信號in1同時輸入至所述第二MOS晶體管M2的柵極、第三MOS晶體管M3的柵極以及第十MOS晶體管M10的柵極。一第二控制信號in2同時輸入至所述第五MOS晶體管M5的柵極和第七M(jìn)OS晶體管M7的柵極.。一標(biāo)識信號flag_longblank輸入至所述第十一MOS晶體管M11的柵極。

所述第一控制信號in1和第二控制信號in2由一些簡單邏輯組合而成，波形如圖8所示，圖8示出了本發(fā)明實施例中第一控制信號in1和第二控制信號in2在長空閑模式下的波形圖。其中，hs_en為所述負(fù)載204的高速模式使能信號，hs_pre為所述負(fù)載204的高速模式的提前信號，一般的，he_pre比hs_en早Tre，其中，Tre應(yīng)大于低壓差線性穩(wěn)壓器LDO的反應(yīng)時間。具體而言，Tre＞1/(2*π*BW)，BW為低壓差線性穩(wěn)壓器LDO的響應(yīng)帶寬，1/(2*π*BW)即為所述低壓差線性穩(wěn)壓器的反應(yīng)時間。

其中，In2＝hs_en|hs_pre，in1＝hs_en⊙in2_dealy，in2_dealy為in2延遲一定時間后的波形，在本實施例中的附圖8中是為延遲5ns后的波形，在本發(fā)明的其他實施例中，所延遲的時間可以根據(jù)需要進(jìn)行自行設(shè)定，例如可以是延遲2ns、4ns、6ns、7ns以及8ns等其他的時間，在此不再一一贅述。即所述第二控制信號in2是所述高速模式使能信號hs_en與高速模式的提前信號hs_pre進(jìn)行或運算的計算結(jié)果，而所述第一控制信號in1是所述高速模式使能信號hs_en與in2_dealy進(jìn)行同或運算的計算結(jié)果。然后再利用所述高速模式使能信號hs_pre的上升沿對所述高速模式使能信號hs_en進(jìn)行采樣后再取反便得到所述標(biāo)識信號flag_longblank。

所述負(fù)載電流ILOAD是隨時間變化的，其隨時間的變化如圖5所示。當(dāng)所述低壓差線性穩(wěn)壓器處于高速模式(HS)下時，所述負(fù)載電流ILOAD大；當(dāng)所述低壓差線性穩(wěn)壓器處于空閑模式(LP)下時，所述負(fù)載電流ILOAD小。當(dāng)?shù)蛪翰罹€性穩(wěn)壓器需要在兩個模式之間切換時，該切換通常是在一兩個納秒之內(nèi)完成的，當(dāng)前常使用的的低壓差線性穩(wěn)壓器LDO根本來不及做出響應(yīng)，而所述電流沉負(fù)載電路203用于提供一個電流沉負(fù)載，使得(ILOAD+ICS)的幅值和頻率的變化均維持在一定的范圍內(nèi)，特別是頻率的變化維持在一定的范圍內(nèi)，使得本方案中的低壓差線性穩(wěn)壓器能夠有足夠的時間進(jìn)行相應(yīng)。

具體的，根據(jù)空閑模式持續(xù)的時間的不同可以將空閑模式劃分為三種：長空閑模式(long blanking mode)，中等空閑模式(medium blamking mode)和短空閑模式(short blank mode)。所述長空閑模式是指低功耗模式持續(xù)的時間大于2*Tre，所述中等空閑模式是指低功耗模式持續(xù)的時間小于2*Tre，同時大于Tre。所述短空閑模式是指低功耗模式持續(xù)的時間小于Tre。其中，Tre大于低壓差線性穩(wěn)壓器LDO的反應(yīng)時間，Tre＞1/(2*π*BW)，BW為低壓差線性穩(wěn)壓器LDO的響應(yīng)帶寬，1/(2*π*BW)即為所述1/(2*π*BW)LDO的反應(yīng)時間。

針對三種不同的空閑模式，ICS隨時間變化的形式也是不同的。具體的，請參見附圖6a、圖6b以及圖6c，圖6a為長空閑模式下ICS的變化形式；圖6b為中等空閑模式下ICS的變化形式；圖6c為短空閑模式下ICS的變化形式。這三種模式下的ICS的變化形式可以通過調(diào)整所述標(biāo)識信號來實現(xiàn)。當(dāng)所述標(biāo)識信號flag_longblank為1時，所述低壓差線性穩(wěn)壓器處于長空閑模式，所述第十一MOS晶體管M11關(guān)閉，所述ICS的變化形式如圖6a所示。當(dāng)所述標(biāo)識信號flag_longblank為0時，所述低壓差線性穩(wěn)壓器處于中等空閑模式或短空閑模式，所述第十一MOS晶體管M11打開，所述ICS的變化形式如圖6b或圖6c所示。這樣，總的負(fù)載電流(ILOAD+ICS)的幅度和頻率即可維持在一定的范圍之內(nèi)，使得所述低壓差線性穩(wěn)壓器來得及響應(yīng)，同時也不會浪費過多的電流，節(jié)約功耗。總的負(fù)載電流(ILOAD+ICS)隨時間的變化如圖7所示。由圖中可以看出，所述低壓差線性穩(wěn)壓器在模式切換時總的負(fù)載電流(ILOAD+ICS)的頻率控制在一定的范圍之內(nèi)，使得所述低壓差線性穩(wěn)壓器具有一定的響應(yīng)時間。

具體的工作原理，請參見附圖7。當(dāng)所述低壓差線性穩(wěn)壓器處于長空閑模式時，所述標(biāo)識信號flag_longblank為1，結(jié)合圖7可以看出，當(dāng)hs_en由高變低時，所述第一控制信號in1也由高變低，所述第二MOS晶體管M2導(dǎo)通，此時所述第二控制信號in2為低，因此，所述第五MOS晶體管M5導(dǎo)通，所述第一MOS晶體管M1的柵極電壓被迅速拉高，從而導(dǎo)致所述第一MOS晶體管M1導(dǎo)通，從所述第一MOS晶體管M1的漏極抽取電流ICS。持續(xù)大約幾個納秒以后，所述第一控制信號in1變高，所述第二MOS晶體管M2關(guān)閉，所述第三MOS晶體管M3導(dǎo)通，所述第三MOS晶體管M3通過所述第九MOS晶體管M9向所述第二節(jié)點B慢慢放電，導(dǎo)致所述第二節(jié)點B的電壓逐漸降低，從而使得所述第一MOS晶體管M1的漏極電路ICS逐漸減小。

進(jìn)一步的，當(dāng)hs-pre由低變高時，所述第一控制信號in1變低，所述第二控制信號in2變高，所述第二MOS晶體管M2導(dǎo)通，所述第三MOS晶體管M3關(guān)閉，所述第五MOS晶體管M5關(guān)閉。所述第二MOS晶體管M2通過所述第四MOS晶體管M4向所述第二節(jié)點B慢慢充電，導(dǎo)致所述第二節(jié)點B的電壓逐漸升高，從而使得所述第一MOS晶體管M1漏極的電流ICS逐漸增大。

更進(jìn)一步的，當(dāng)hs_en由低變高時，所述第一控制信號in2變高，第二控制信號in2變低，所述第三MOS晶體管M3導(dǎo)通，所述第七M(jìn)OS晶體管M7導(dǎo)通，所述第二MOS晶體管M2關(guān)閉，所述第三MOS晶體管M3通過所述第七M(jìn)OS晶體管M7向所述第二節(jié)點B快速放電，導(dǎo)致所述第二節(jié)點B的電壓迅速降低，從而使得所述第一MOS晶體管M1漏極的電流ICS為0。

當(dāng)所述低壓差線性穩(wěn)壓器處于中等空閑模式時，所述標(biāo)識信號flag_longblank為1，結(jié)合圖7。其工作原理與所述低壓差線性穩(wěn)壓器處于長空閑模式時的工作原理相同，其不同僅在于其hs_en為0的時間較短，所述第一MOS晶體管M1漏極的電流ICS來不及降到0就會逐漸上升。

當(dāng)所述低壓差線性穩(wěn)壓器處于短空閑模式時，所述標(biāo)識信號flag_longblank為0，所述第二控制信號in2為高，即in2＝1，當(dāng)hs_en由高變低時，所述第一控制信號也由高變低，所述第二MOS晶體管M2導(dǎo)通，所述第十MOS晶體管M10導(dǎo)通，所述第十一MOS晶體管M11導(dǎo)通，所述第十MOS晶體管M10和第十一MOS晶體管M11向所述第二節(jié)點快速充電，所述第一MOS晶體管M1導(dǎo)通。當(dāng)hs_en由低變高時，所述第一控制信號in1變高，所述第三MOS晶體管M3導(dǎo)通，第七M(jìn)OS晶體管M7導(dǎo)通，所述第二MOS晶體管M2關(guān)閉，所述第十MOS晶體管M10關(guān)閉，所述第三MOS晶體管M3通過所述第七M(jìn)OS晶體管M7向第二節(jié)點B快速放電，導(dǎo)致所述第二節(jié)點B的電壓迅速降低，從而使得所述第一MOS晶體管M1的漏極電流ICS變?yōu)?。

綜上，在本發(fā)明實施例提供的電流沉負(fù)載電路和低壓差線性穩(wěn)壓器中，當(dāng)所述低壓差線性濾波器在進(jìn)行模式切換時，利用所述電流沉負(fù)載電路來降低所述低壓差線性濾波器總的負(fù)載電流的頻率，使得所述低壓差線性穩(wěn)壓器來得及響應(yīng)，同時也不會浪費過多的電流，節(jié)約功耗。

上述僅為本發(fā)明的優(yōu)選實施例而已，并不對本發(fā)明起到任何限制作用。任何所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對本發(fā)明揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍屬于本發(fā)明的保護(hù)范圍之內(nèi)。