本申請要求基于提交于2014年12月9日的申請?zhí)枮?0-2014-0175970的韓國專利申請的優(yōu)先權，其全部內容通過引用合并于此。

技術領域

各種實施例大體上涉及一種電壓生成裝置，并且更具體地涉及一種配置為包括電壓泵和電壓調節(jié)器的用于生成內部電壓的電壓生成裝置。

背景技術：

電子設備可以包括電壓生成電路，所述電壓生成電路配置為基于兩個或多個外部電壓來生成內部電壓。電壓生成電路可以基于相應的外部電壓來生成內部電壓。如果多個電壓生成單元生成一個內部電壓，可能需要至少兩個單元用以感測內部電壓的幅度。然而，在外部電壓之間流動的穿越電流(through-current)導致了不必要功耗的發(fā)生。

技術實現要素：

根據一個實施例，可以提供一種電壓生成裝置。所述電壓生成裝置可以包括外部電壓感測電路，配置為通過感測第一外部電壓的幅度和第二外部電壓的幅度而生成第一開始信號和第二開始信號。所述電壓生成裝置可以包括內部電壓感測電路，配置為通過對內部電壓和目標電壓進行比較而生成電壓生成信號。所述電壓生成裝置可以包括電壓泵送電路，配置為響應于第一開始信號而被激活，配置為基于電壓生成信號而執(zhí)行泵送操作，以及配置為生成內部電壓。所述電壓生成裝置可以包括電壓調節(jié)電路，配置為響應于第一開始信號和第二開始信號而被激活，并且配置為基于電壓生成信號而生成內部電壓。

附圖說明

圖1為描述了根據一個實施例的電壓生成裝置的實例的表示的框圖；

圖2為描述了根據一個實施例的外部電壓感測電路的實例的表示的框圖；

圖3為描述了根據一個實施例的第一開始信號生成器的實例的表示的電路圖；

圖4A和圖4B為描述了包含在第一開始信號生成器中的加電重置單元的操作的實例的表示的時間-電壓圖；

圖5為描述了根據一個實施例的第二開始信號生成器的實例的表示的電路圖；

圖6為描述了圖1所描述的電壓泵送電路的實例的表示的框圖；

圖7為描述了圖6所描述的泵送激活單元的實例的表示的電路圖；

圖8為描述了包含在圖6所描述的泵送激活單元中的初始化單元的實例的表示的框圖；

圖9為描述了根據一個實施例的電壓調節(jié)電路的實例的表示的框圖；

圖10為描述了圖9所描述的調節(jié)激活單元的實例的表示的電路圖；

圖11為描述了根據一個實施例的適應性調節(jié)器的實例的表示的電路圖；

圖12描述了采用根據上面參照圖1-圖11所討論的各種實施例的電壓生成裝置的系統(tǒng)的表示的實例的框圖。

具體實施方式

現在將詳細參照實施例，其中的實例在附圖中進行描述。只要可能，貫穿附圖所使用的相同的參考標號指代相同或是相似的部分。

結合實施例，特定的結構以及功能性的描述僅用于示意性的目的而公開，實施例可以各種方式來實施。

各種實施例可以針對提供一種實質上消除了由于現有技術的限制和缺點所導致的一個或更多個問題的電壓生成裝置。

實施例可以針對一種電壓生成裝置，其配置為當基于兩個或更多個外部電壓來生成內部電壓時檢測每個外部電壓正常施加的特定時間，由此穩(wěn)定地生成內部電壓。

實施例可以針對一種電壓生成裝置，其配置為當基于兩個或更多個外部電壓來生成內部電壓時切斷流經兩個或更多個外部電壓的泄露電流路徑，使得功率損耗可以最小化。

圖1為描述了根據一個實施例的電壓生成裝置的實例的表示的框圖。

參照圖1，電壓生成裝置10可以包括內部電壓感測電路100、外部電壓感測電路200以及電壓泵送電路300。電壓生成裝置10可以包括電壓調節(jié)電路400。

內部電壓感測電路100可以生成電壓生成信號DET?？梢酝ㄟ^對目標電壓VTG與 從電壓泵送電路300和電壓調節(jié)電路400中的至少一個生成的內部電壓VINT進行比較而生成電壓生成信號DET。當內部電壓VINT沒有達到目標電壓VTG電平時，內部電壓感測電路100可以激活電壓生成信號DET。

電壓生成裝置10可以允許電壓泵送電路300和電壓調節(jié)電路400共享內部電壓感測電路100。電壓生成裝置10可以配置為使得電壓泵送電路300和電壓調節(jié)電路400二者都耦接到內部電壓感測電路100。如果根據一個實施例的電壓生成裝置10共享內部電壓感測電路100，則相較于其他實施例、即電壓泵送電路300包括額外的內部電壓感測單元并且電壓調節(jié)電路400包括額外的內部電壓感測單元，電壓生成裝置10的尺寸減小。根據一個實施例的電壓泵送電路300和電壓調節(jié)電路400可以檢測不同的內部電壓VINT，使得可以降低導致操作開始定時失配的可能性。

外部電壓感測電路200對第一外部電壓VEXT1和第二外部電壓VEXT2進行比較。外部電壓感測電路200基于第一外部電壓VEXT1和第二外部電壓VEXT2之間的比較結果而生成第一開始信號VST1和第二開始信號VST2。外部電壓感測電路200可以根據第一外部電壓VEXT1的幅度和第二外部電壓VEXT2的幅度來激活或去激活第一開始信號VST1和第二開始信號VST2。

例如，外部電壓感測電路200可以在第一外部電壓VEXT1達到希望的參考電壓并且第二外部電壓VEXT2達到希望的參考電壓時激活第一開始信號VST1。

然而，包含在外部電壓感測電路200中的用于激活第一開始信號VST1的電路可以由第一外部電壓VEXT1來驅動。

因此，外部電壓感測電路200還可以生成第二開始信號VST2而不依賴于第一開始信號VST1的生成。

接下來參照圖2-圖5來描述允許外部電壓感測電路200生成第一開始信號VST1和第二開始信號VST2的方法。

電壓泵送電路300可以基于電壓生成信號DET和第一開始信號VST1進行操作。例如，電壓泵送電路300可以響應于第一開始信號VST1而被激活，并且可以基于電壓生成信號DET來執(zhí)行泵送操作，使得電壓泵送電路300可以生成內部電壓VINT。

電壓泵送電路300可以基于第一外部電壓VEXT1而被驅動以生成內部電壓VINT。當第一外部電壓VEXT1異常地提供時，不需要執(zhí)行泵送操作。

在響應于第一開始信號VST1而正常施加第一外部電壓VEXT1和第二外部電壓 VEXT2的情況下，電壓泵送電路300可以在內部電壓VINT沒有達到目標電壓VTG時響應于電壓生成信號DET執(zhí)行泵送操作。

電壓調節(jié)電路400可以響應于第一開始信號VST1和第二開始信號VST2而被激活。電壓調節(jié)電路400可以線性地控制內部電壓VINT。

電壓調節(jié)電路400可以基于第二外部電壓VEXT2而被驅動以生成內部電壓VINT。與在電壓泵送電路300中的方式相同，當第二外部電壓VEXT2異常提供時，不需要執(zhí)行電壓調節(jié)操作。

例如，由于電壓調節(jié)電路400基于第二外部電壓VEXT2而被驅動，因此當第一外部電壓VEXT1和第二外部電壓VEXT2正常施加時需要執(zhí)行調節(jié)操作。相應地，電壓調節(jié)電路400可以響應于第一開始信號VST1而被激活，以及還可以響應于第二開始信號VST2而被激活，所述第二開始信號VST2用于正確地檢測異常施加第二外部電壓VEXT2的實例。

下面將描述用于線性地生成電壓調節(jié)電路400的內部電壓VINT的方法。電壓調節(jié)電路400可以包括與例如MOS晶體管的傳輸開關串聯(lián)耦接的電阻。當接收到如圖9到圖11所示的基于電壓生成信號DET生成的調節(jié)激活信號REN時，MOS晶體管可以提供第二外部電壓VEXT2到達電阻所沿的路徑。根據MOS晶體管的柵極-源極電壓Vgs特性，內部電壓VINT和調節(jié)激活信號REN之間的關系由二次方曲線來表示，電壓調節(jié)電路400包括電阻，使得電壓調節(jié)電路400可以線性地控制內部電壓VINT。

以下參照圖9-圖11描述電壓調節(jié)電路400。

根據一個實施例，電壓生成裝置10可以包括控制電路500。控制電路500可以配置為生成控制信號CTRL1、CTRL2和CTRL3。控制信號CTRL1、CTRL2和CTRL3可以用來控制內部電壓感測電路100、電壓泵送電路300和電壓調節(jié)電路400。

控制電路500可以控制內部電壓感測電路100、電壓泵送電路300和電壓調節(jié)電路400?？刂齐娐?00可以被包括在諸如例如但不限于外部主機的設備中，也可以被包括在電壓生成裝置10中，用以生成多個控制信號CTRL1、CTRL2和CTRL3。

參照圖1，根據一個實施例的電壓生成裝置10包括基于第一外部電壓VEXT1而驅動的電壓泵送電路300以及基于第二外部電壓VEXT2而驅動的電壓調節(jié)電路400以生成內部電壓VINT。在生成內部電壓VINT時，電壓生成裝置10配置為僅在第一外部電壓VEXT1以及第二外部電壓VEXT2正常地達到參考電壓時才執(zhí)行泵送操作或調節(jié)操作，使得電壓生成裝置10可以穩(wěn)定地生成內部電壓VINT。

圖2為描述了根據一個實施例的外部電壓感測電路的實例的表示的框圖。

參照圖2，外部電壓感測電路200可以包括第一開始信號生成器210和第二開始信號生成器220。

第一開始信號生成器210可以確定第一外部電壓VEXT1是否達到第一參考電壓VREF1以及第二外部電壓VEXT2是否達到第二參考電壓VREF2，使得第一開始信號生成器210可以生成第一開始信號VST1。

當第一外部電壓VEXT1和第二外部電壓VEXT2中的每個等于或高于閾值時，第二開始信號生成器220可以激活第二開始信號VST2。

圖3為描述了根據一個實施例的第一開始信號生成器的實例的表示的電路圖。圖4A和圖4B為描述了被包含在第一開始信號生成器中的加電重置單元的操作的實例的表示的時間-電壓圖。

參照圖3，第一開始信號生成器210可以包括加電重置單元211以及多個邏輯運算器LO1和LO2。

加電重置單元211可以在第一外部電壓VEXT1達到第一參考電壓VREF1時初始化第一凈信號NET1，以及可以在第二外部電壓VEXT2達到第二參考電壓VREF2時初始化第二凈信號NET2。

加電重置單元211可以包括第一加電重置單元POR1和第二加電重置單元POR2。第一加電重置單元POR1可以基于第一外部電壓VEXT1而被驅動。當第一外部電壓VEXT1達到第一參考電壓VREF1時，第一加電重置單元POR1可以生成初始化的第一凈信號NET1。

為了理解第一加電重置單元POR1的操作，現在參照圖4A。在圖4A所描述的每個圖中，X軸可以表示時間，Y軸可以表示電壓的幅度。

在圖4A中，第一加電重置單元POR1響應于第一外部電壓VEXT1而在特定的時間t₁初始化第一凈信號NET1。

當第二外部電壓VEXT2達到第二參考電壓VREF2時，第二加電重置單元POR2可以初始化第二凈信號NET2。

參照圖4B，第二加電重置單元POR2可以在第二外部電壓VEXT2到達第二參考電壓VREF2的特定時間t₂初始化第二凈信號NET2。

配置為執(zhí)行第一凈信號NET1和第二凈信號NET2的邏輯運算的邏輯運算器LO1和LO2可以分別是或非運算器LO1和反相器LO2。由于運算單元LO1和LO2執(zhí)行邏輯“或”運算，當第一凈信號NET1和第二凈信號NET2中的至少一個被激活時，運算單元LO1和LO2可以提供激活的第一開始信號VST1。

第一開始信號生成器210可以檢測第一外部電壓VEXT1和第二外部電壓VEXT2分別等于或高于第一參考電壓VREF1和第二參考電壓VREF2的實例。當如上所述執(zhí)行邏輯運算時，第一開始信號VST1可以在第一外部電壓VEXT1等于或高于第一參考電壓VREF1以及第二外部電壓VEXT2等于或高于第二參考電壓VREF2時對應于邏輯低狀態(tài)。

邏輯運算器LO1和LO2可以基于第一外部電壓VEXT1而被驅動。當不考慮加電重置單元211而不提供第一外部電壓VEXT1時，第一開始信號VST1也可以對應于邏輯低狀態(tài)。

如果不提供第一外部電壓VEXT1，可能無法操作基于第一外部電壓VEXT1而驅動的所有電路。例如，當不提供第一外部電壓VEXT1時，第一開始信號VST1對應于邏輯低狀態(tài)。即使第一開始信號VST1具有與正常提供第一開始信號VST1的實例中相同的值，也可以不發(fā)生問題。例如，由第一外部電壓VEXT1驅動的電壓泵送電路300可以在第一開始信號VST1位于邏輯低狀態(tài)的實例中被激活。假設第一開始信號VST1位于邏輯低狀態(tài)，這意味著第一外部電壓VEXT1和第二外部電壓VEXT2正常地施加。但是，即使在沒有施加第一外部電壓VEXT1時電壓泵送電路300因為第一開始信號VST1位于邏輯低狀態(tài)而被激活，也不提供能夠驅動電壓泵送電路300的第一外部電壓VEXT1，使得電壓泵送電路300不操作。相應地，電壓泵送電路300可以不發(fā)生誤操作。

然而，即使異常提供了第一外部電壓VEXT1，由第二外部電壓VEXT2驅動的電路也可以操作。這樣，如果電路僅僅基于第一開始信號VST1來配置，則電路有可能潛在地誤操作。因此，為了防止發(fā)生這種誤操作，外部電壓感測電路200可以包括第二開始信號生成器220。

圖5為描述根據一個實施例的第二開始信號生成器的實例的表示的電路圖。

參照圖5，第二開始信號生成器220可以包括多個晶體管LT1、LT2、HT1以及HT2，以及多個邏輯運算器LO3和LO4。

第一低晶體管LT1和第二低晶體管LT2可以串聯(lián)耦接在第一外部電壓VEXT1和接地電壓VSS之間。例如，第一外部電壓VEXT1可以對應于外部低電壓VDDL，第二外 部電壓VEXT2可以對應于外部高電壓VDDH。

在這個實例中，可以理解的是第一低晶體管LT1和第二低晶體管LT2中的每個是能夠基于相對較低的第一外部電壓VEXT1而操作的低電壓晶體管。

低晶體管LT1可以是PMOS晶體管。低晶體管LT1可以包括耦接到第一外部電壓VEXT1的第一端子，接收接地電壓VSS的柵極端子，以及耦接到第一節(jié)點ND1的第二端子。第二低晶體管LT2可以是NMOS晶體管。第二低晶體管LT2可以包括耦接到接地電壓VSS端子的第一端子，接收接地電壓VSS的柵極端子，以及耦接到第一節(jié)點ND1的第二端子。

第一低晶體管LT1和第二低晶體管LT2可以與由第一外部電壓VEXT1驅動的反相器基本上相同的方式而操作，使得第一外部電壓VEXT1施加到第一節(jié)點ND1。

第一高晶體管HT1和第二高晶體管HT2可以串聯(lián)耦接在第二外部電壓VEXT2和接地電壓VSS之間。

可以理解的是第一高晶體管HT1和第二高晶體管HT2中的每個是能夠基于相對較高的第二外部電壓VEXT2而操作的高電壓晶體管。例如，第一高晶體管HT1的閾值電壓可以低于第一低晶體管LT1的閾值電壓。例如，第二高晶體管HT2的閾值電壓可以高于第二低晶體管LT2的閾值電壓。

第一高晶體管HT1可以對應于PMOS晶體管。第一高晶體管HT1可以包括耦接到第二外部電壓VEXT2的第一端子，并且也可以包括共同耦接到第二節(jié)點ND2的柵極端子和第二端子。

當第二外部電壓VEXT2高于第一高晶體管HT1的閾值電壓時，第一高晶體管HT1可以導通。

第二高晶體管HT2可以包括NMOS晶體管。第二高晶體管HT2可以包括耦接到接地電壓VSS的第一端子，耦接到第一節(jié)點ND1的柵極端子，以及耦接到第二節(jié)點ND2的第二端子。

當第一外部電壓VEXT1高于第二高晶體管HT2的閾值電壓時，第二高晶體管HT2可以導通。

在經過由第二外部電壓VEXT2驅動的邏輯運算器LO3和LO4之后，施加到第二節(jié)點ND2的電壓提供作為第二開始信號VST2。可以理解的是，對應于第二節(jié)點ND2 的邏輯狀態(tài)的值移位到第二外部電壓VEXT2的電平，使得相對應的值提供作為第二開始信號VST2。

例如，第二節(jié)點ND2的邏輯狀態(tài)可以對應于第二開始信號VST2的邏輯狀態(tài)，或反之亦然。下面將描述根據第一外部電壓VEXT1和第二外部電壓VEXT2的分配給第二節(jié)點ND2電壓的邏輯狀態(tài)。

如果第一外部電壓VEXT1低于第二高晶體管HT2的閾值電壓并且第二外部電壓VEXT2低于第一高晶體管HT1的閾值電壓，則第一高晶體管HT1和第二高晶體管HT2可以關斷。由于第二外部電壓VEXT2低于第一高晶體管HT1的閾值電壓，邏輯運算器LO3和LO4不被驅動，使得第二開始信號VST2可對應于邏輯低狀態(tài)。

如果第一外部電壓VEXT1低于第二高晶體管HT2的閾值電壓并且第二外部電壓VEXT2高于第一高晶體管HT1的閾值電壓，則第一高晶體管HT1關斷并且第二高晶體管HT2導通。因此，第二外部電壓VEXT2施加到第二節(jié)點ND2，并且第二開始信號VST2可以對應于邏輯高狀態(tài)。

為了防止由圖3和圖4所示的第一開始信號生成器210生成的第一開始信號VST1引起的誤操作的發(fā)生，第二開始信號生成器220可以檢測在異常提供第一外部電壓VEXT2的情況下僅提供第二外部電壓VEXT2的實例。因此，上面提到的實例可以表示第二開始信號VST2處于邏輯高狀態(tài)。

如果第一外部電壓VEXT1高于第二高晶體管HT2的閾值電壓并且第二外部電壓VEXT2低于第一高晶體管HT1的閾值電壓，則第一高晶體管HT1可以導通并且第二高晶體管HT2可以關斷。接地電壓VSS被施加到第二節(jié)點ND2，使得第二開始信號VST2可以對應于邏輯低狀態(tài)。

在第一外部電壓VEXT1高于第二高晶體管HT2的閾值電壓并且第二外部電壓VEXT2高于第一高晶體管HT1的閾值電壓的實例中，第一高晶體管HT1和第二高晶體管HT2導通。在這個實例中，第一高晶體管HT1和第二高晶體管HT2沖突，使得第二開始信號VST2可以對應于邏輯低狀態(tài)。

因此，如果第二開始信號VST2處于邏輯高狀態(tài)，則第一外部電壓VEXT1異常提供而第二外部電壓VEXT2正常提供。因此，雖然由于沒有提供第一外部電壓VEXT1而使得第一開始信號VST2處于邏輯低狀態(tài)，但電壓調節(jié)電路400可以僅在通過第二開始信號VST2正常提供第二外部電壓VEXT2時操作。

圖6為描述了圖1所示的電壓泵送電路的實例的表示的框圖。

參照圖6，電壓泵送電路300可以包括泵送激活單元310、充電泵送單元320以及初始化單元330。

泵送激活單元310可以在第一開始信號VST1和電壓生成信號DET之間執(zhí)行邏輯運算，并且可以生成泵送激活信號PEN。

上面所述的第一開始信號VST1處于邏輯低狀態(tài)的實例可以表示正常提供了第一外部電壓VEXT1。如上所述，即使當不提供第一外部電壓VEXT1時，第一開始信號VST1也處于邏輯低狀態(tài)。然而，可能無法操作基于第一外部電壓VEXT1來操作的電壓泵送電路300，并且照此關于其的詳細描述在下文中省略。相應地，當第一開始信號VST1處于邏輯低狀態(tài)并且電壓生成信號DET被激活時，泵送激活單元310激活泵送激活信號PEN，使得充電泵送單元320可以通過執(zhí)行充電泵送操作來生成內部電壓VINT。

根據一個實施例，泵送激活單元310從圖1所描述的控制電路500接收第二控制信號CTRL2從而控制激活或去激活。

充電泵送單元320可以包括電容器和開關，并且可以響應于泵送激活信號PEN來執(zhí)行充電泵送操作。充電泵送單元320可以在結構上與傳統(tǒng)的充電泵相似，照此為了描述方便起見在下文中將省略對其的詳細描述。

如果第一外部電壓VEXT1和第二外部電壓VEXT2中的至少一個異常施加到電壓生成裝置10，即如果第一開始信號VST1處于邏輯高狀態(tài)，則初始化單元330提供第一外部電壓VEXT1作為內部電壓VINT，并且由此初始化內部電壓VINT(參見圖8)。

由于內部電壓VINT被初始化單元330初始化，因此當異常提供外部電源電壓時，由于泵送操作或電壓調節(jié)操作而增加的內部電壓VINT可以被初始化。

圖7是描述了圖6所示的泵送激活單元的實例的表示的電路圖。

參照圖7，泵送激活單元310可以包括第五到第七邏輯運算器LO5、LO6以及LO7。

第五邏輯運算器LO5可以是反相器。第五邏輯運算器LO5可以將第一開始信號VST1反相并且將反相的第一開始信號VST1提供到第六邏輯運算器LO6。

第六邏輯運算器LO6可以是與非運算器，并且可以利用反相的第一開始信號VST1以及電壓生成信號DET和第二控制信號CTRL2中的至少一個來執(zhí)行與非運算。

第七邏輯運算器LO7可以是反相器。第七邏輯運算器LO7可以將第六邏輯運算器LO6的輸出信號反相并且提供反相的輸出信號作為泵送激活信號PEN。

以與圖6中相同的方式，僅當第一開始信號VST1處于邏輯低狀態(tài)并且電壓生成信號DET被激活時，泵送激活單元310激活泵送激活信號PEN。根據一個實施例，泵送激活單元310也可以僅當電壓生成信號DET和第二控制信號CTRL2被激活時激活泵送激活信號PEN。

圖8為描述了包含在圖6所描述的泵送激活單元中的初始化單元的實例的表示的框圖。

參照圖8，初始化單元330可以包括電平移位器331和第三高晶體管HT3。

如在上面的實施例中所描述的，第一開始信號VST1可以由第一外部電壓VEXT1驅動。第一開始信號VST1處于邏輯高狀態(tài)的實例可以等同于第一開始信號VST1具有與第一外部電壓VEXT1相同的值的實例。

因此，電平移位器331基于第一外部電壓VEXT1和第二外部電壓VEXT2，使得電平移位器331可以將第一開始信號VST1的對應于邏輯高狀態(tài)的電壓電平增加到第二外部電壓VEXT2。

如果第一開始信號VST1處于邏輯高狀態(tài)，則第三高晶體管HT3接收對應于第二外部電壓VEXT2的電壓并且提供第一外部電壓VEXT1作為內部電壓VINT。

參照圖3、圖4A和圖4B，如果第一開始信號VST1處于邏輯高狀態(tài)，這意味著第一外部電壓VEXT1和第二外部電壓VEXT2中的至少一個為異常施加。如果兩個外部電壓VEXT1、VEXT2中的至少一個異常施加，則初始化單元330可以初始化內部電壓VINT以防止內部電壓VINT異常地增加。

圖9為描述了根據一個實施例的電壓調節(jié)電路的實例的表示的框圖。

參照圖9，電壓調節(jié)電路400可以包括調節(jié)激活單元410和適應性調節(jié)器420。

調節(jié)激活單元410可以響應于電壓生成信號DET而被激活。調節(jié)激活單元410可以執(zhí)行第一開始信號VST1和第二開始信號VST2之間的邏輯運算，并且可以生成調節(jié)激活信號REN。

調節(jié)激活單元410可以反映當第一開始信號生成器210和第二開始信號生成器220檢測第一外部電壓VEXT1和第二外部電壓VEXT2的正常施加狀態(tài)時所獲得的結果，使得調節(jié)激活單元410可以生成調節(jié)激活信號REN。

當第一外部電壓VEXT1和第二外部電壓VEXT2中的至少一個異常施加時，從第 一開始信號生成器210生成的第一開始信號VST1可以位于邏輯高狀態(tài)。然而，第一開始信號生成器210由第一外部電壓VEXT1驅動。如果第一外部電壓VEXT1異常施加，則第一開始信號VST1可以處于邏輯低狀態(tài)，無論第二外部電壓VEXT2的值如何。

為了解決上述問題，第一開始信號生成器220檢測第一外部電壓VEXT1低于高晶體管的閾值電壓并且第二外部電壓VEXT2高于高晶體管的閾值電壓的實例，使得第一開始信號生成器220生成第二開始信號VST2。

雖然基于第一開始信號VST1和第二開始信號VST2正常施加了第一外部電壓VEXT1和第二外部電壓VEXT2，然而調節(jié)激活單元410可以響應于電壓生成信號DET僅在需要增加內部電壓VINT時激活泵送激活信號PEN。

適應性調節(jié)器420可以響應于調節(jié)激活信號REN來線性地提供內部電壓VINT。下面將參照圖11描述允許適應性調節(jié)器420提供內部電壓VINT的方法。

圖10是描述了圖9所示的調節(jié)激活單元的實例的表示的電路圖。

參照圖10，調節(jié)激活單元410可以包括第八到第十邏輯運算器LO8、LO9、LO10以及電平移位器411。

第八邏輯運算器LO8可以是反相器，使得第八邏輯運算器LO8對第一開始信號VST1反相并且將反相的第一開始信號VST1提供到第九邏輯運算器LO9。第九邏輯運算器LO9可以對反相的第一開始信號VST1和電壓生成信號DET執(zhí)行與非運算，并且可以將與非運算結果提供給電平移位器411。

電平移位器411可以將第九邏輯運算器LO9的輸出信號的電壓電平增加到第二外部電壓VEXT2的電平，并且可以將增加的結果提供到第十邏輯運算器LO10。

第十邏輯運算器LO10可以利用電平移位器411的輸出信號和第二開始信號VST2執(zhí)行或非運算，并且可以將或非運算結果提供作為調節(jié)激活信號REN。

通過上面提及的操作過程，調節(jié)激活信號REN僅在第一開始信號VST1處于邏輯低狀態(tài)并且第二開始信號VST2處于邏輯高狀態(tài)時被激活，使得可以執(zhí)行電壓調節(jié)操作。

圖11是描述了根據一個實施例的適應性調節(jié)器的實例的表示的電路圖。

參照圖11，適應性調節(jié)器420可以包括傳輸開關單元421和電阻單元R。雖然為了便于描述在圖11中僅示出了一個傳輸開關單元421和一個電阻單元R，但是實施例卻并不限于此，如果必要也可以使用多個適應性調節(jié)器420。在這個實例中，用于激活每個 適應性調節(jié)器420的獨立的控制信號可以通過圖1的控制電路500來提供。

提供自控制電路500的控制信號可以被包括在圖1的第三控制信號CTRL3中，并且可以實施為通過經由調節(jié)激活信號REN的邏輯運算來控制每個適應性調節(jié)器420。

為了便于描述和更好地理解實施例，下面將給出關于單個適應性調節(jié)器420的詳細描述。

參照圖11，傳輸開關單元421可以包括NMOS晶體管。NMOS晶體管可以包括耦接到第三節(jié)點ND3的第一端子、接收調節(jié)激活信號REN的柵極端子，以及耦接到第二外部電壓VEXT2的第二端子。NMOS晶體管可以包括接收接地電壓VSS的主體。

傳輸開關單元421可以響應于調節(jié)激活信號REN而執(zhí)行路徑的連接，通過該路徑將第二外部電壓VEXT2提供作為內部電壓VINT。例如，第三節(jié)點ND3和第二外部電壓VEXT2之間的路徑可以通過傳輸開關單元421電連接。

在這個實例中，從傳輸開關單元421流向電阻單元R的電流的幅度可以根據傳輸開關單元421的柵極端子和第一端子之間的電壓的幅度和用在NMOS晶體管中的柵極-源極電壓的幅度而確定。一般地，響應于柵極-源極電壓在傳輸開關單元421中流動的電流的幅度可以不線性地增加，而是可以曲線地增加。換句話說，電流的幅度可以根據柵極-源極電壓的幅度而突然增加。在這個實例中，可能難于控制內部電壓VINT。

然而，根據一個實施例的適應性調節(jié)器420包括電阻單元R，使得適應性調節(jié)器420可以線性地提供內部電壓VINT。響應于柵極-源極電壓的幅度而確定的電流也可以流入電阻單元R。

如果內部電壓VINT降低，則柵極-源極電壓增加，使得在電阻單元R中流動的電流的幅度可能突然增加。傳輸開關單元421的驅動能力響應于增加電流而增加，使得內部電壓VINT可能不可避免地增加。然而，如果內部電壓VINT增加，則由電阻單元R生成的電壓降不可避免地增加，使得內部電壓VINT的幅度再次降低。

例如，內部電壓VINT的幅度可以由于傳輸開關單元421的增加的驅動能力以及由電阻單元R引發(fā)的電壓降而被線性地控制。適應性調節(jié)器420可以防止電流與第二外部電壓VEXT2以及內部電壓VINT的平方根成比例地增加，并且可以控制電流主要與第二外部電壓VEXT2和內部電壓VINT成比例地增加。

接地電壓VSS施加到傳輸開關單元421中包含的主體，使得當傳輸開關單元421不操作時泄露電流可以最小化。

即使當響應于調節(jié)激活信號REN而提供第二外部電壓VEXT2時，適應性調節(jié)器420也線性地提供內部電壓VINT，使得可以穩(wěn)定地生成內部電壓VINT。

根據一個實施例的電壓生成裝置10可以包括可基于兩個或更多個外部電壓而驅動的電壓泵送電路300和電壓調節(jié)電路400，使得電壓生成裝置10可以適應地生成內部電壓。在使用兩個或更多個外部電壓的實例中，電壓生成裝置10可以分配外部電壓的電流的使用。

根據一個實施例的電壓生成裝置10可以共享內部電壓感測電路100，因此電壓生成信號DET施加到電壓泵送電路300和電壓調節(jié)電路400中的每個，使得導致多個電路之間的失配的概率更低。

此外，根據一個實施例的電壓生成裝置10可以包括外部電壓感測電路200，以消除當使用了兩個或更多個外部電壓時可生成的泄露電流，使得電壓生成裝置可以控制電壓泵送電路300和電壓調節(jié)電路400的操作激活。

根據各個實施例的電壓生成裝置被配置為執(zhí)行泵送操作和調節(jié)操作，使得該電壓生成裝置可以穩(wěn)定地生成內部電壓。

根據各種實施例的電壓生成裝置可以利用兩個或更多個外部電壓來驅動電壓泵送電路和電壓調節(jié)電路，可以改善生成內部電壓的生成能力，并且可以切斷可通過兩個操作電路而生成的泄露電流，使得功耗可以最小化并且有效地生成電壓。

上面所討論的電壓生成裝置(參照圖1-圖11)尤其適用于存儲器設備、處理器和計算機系統(tǒng)的設計中。例如，參照圖12，描述了采用根據各種實施例的電壓生成裝置的系統(tǒng)的框圖，并且整體上用附圖標記1000來指代。系統(tǒng)1000可以包括一個或更多個處理器或中央處理單元(CPU)1100。CPU 1100可以單獨地使用或與其他的CPU結合使用。雖然CPU 1000將主要以單數來提及，然而本領域的技術人員可以理解的是，可以實施具有任意數目的物理或邏輯CPU的系統(tǒng)。

芯片組1150可操作地耦接到CPU 1100。芯片組1150是用于CPU 1100與系統(tǒng)1000的其他組件之間的信號的通信通道，所述其他組件可以包括存儲器控制器1200、輸入/輸出(I/O)總線1250以及盤驅動控制器1300。取決于系統(tǒng)的配置，若干不同信號中的任何一種可以通過芯片組1150來傳輸，并且本領域的技術人員將會理解，信號貫穿系統(tǒng)1000的路徑選擇可以在不改變系統(tǒng)的基本性質的情況下容易地加以調整。

如上所述，存儲器控制器1200可操作地耦接到芯片組1150。存儲器控制器1200可以包括參照圖1-圖11所討論的至少一個電壓生成裝置。因此，存儲器控制器1200可以 通過芯片組1150接收提供自CPU 1100的請求。在替代的實施例中，存儲器控制器1200可以集成到芯片組1150中。存儲器控制器1200可操作地耦接到一個或更多個存儲器設備1350。在一個實施例中，存儲器設備1350可以包括上面參照圖1-圖11所討論的至少一個電壓生成裝置，存儲器設備1350可以包括用于限定多個存儲器單元的多個字線和多個位線。存儲器設備1350可以是若干業(yè)內標準存儲器類型中的任何一種，包括但不限于單列直插存儲器模塊(“SIMM”)以及雙列直插存儲器模塊(“DIMM”)。此外，存儲器設備1350可以通過存儲指令以及數據二者而便利于將外部數據存儲設備安全移除。

芯片組1150還可以耦接到I/O總線1250。I/O總線1250可以用作從芯片組1150到I/O設備1410、1420以及1430的信號的通信路徑。I/O設備1410、1420以及1430可以包括鼠標1410、視頻播放器1420或鍵盤1430。I/O總線1250可以采用多種通信協(xié)議中的任一種以與I/O設備1410、1420以及1430進行通信。此外，I/O總線1250可以集成到芯片組1150中。

盤驅動控制器1450(即，內部盤驅動器)也可以可操作地耦接到芯片組1150。盤驅動控制器1450可以用作芯片組1150與一個或更多個內部盤驅動器1450之間的通信路徑。內部盤驅動器1450通過存儲指令以及數據二者而便利于將外部數據存儲設備斷開。盤驅動控制器1300和內部盤驅動器1450可以利用包括上面關于I/O總線所提及的所有通信協(xié)議中的幾乎任意類型來彼此通信或與芯片組1150通信。

重要的是要注意到上面參照圖12所描述的系統(tǒng)1000僅僅是采用參照圖1-圖11所討論的電壓生成裝置的系統(tǒng)的一個實例。在替代的實施例中，例如蜂窩電話或是數字相機中，組件可以與圖12所描述的實施例有所不同。

本領域的技術人員將會理解，可以在不脫離本申請的精神和主要特性的情況下與這里所列舉的特定方式不同的其他特定方式來實現實施例。上面的實施例的實例因此在各個方面被理解為示意性而非限制性。

在本公開、附圖和所附權利要求的范圍內的組件部分和/或布置中，可存在各種變形和修改，除了組件部分和/或布置中的變形和修改之外，替代性的使用對于本領域的技術人員來說也是明顯的。

通過以上實施例可以看出，本申請?zhí)峁┝艘韵碌募夹g方案。

技術方案1.一種電壓生成裝置，包括：

外部電壓感測電路，配置為通過感測第一外部電壓的幅度和第二外部電壓的幅度而生成第一開始信號和第二開始信號；

內部電壓感測電路，配置為通過對內部電壓和目標電壓進行比較而生成電壓生成信 號；

電壓泵送電路，配置為響應于所述第一開始信號而被激活，配置為基于所述電壓生成信號而執(zhí)行泵送操作，以及配置為生成所述內部電壓；以及

電壓調節(jié)電路，配置為響應于所述第一開始信號和所述第二開始信號而被激活，以及配置為基于所述電壓生成信號而生成所述內部電壓。

技術方案2.根據技術方案1所述的電壓生成裝置，其中，所述外部電壓感測電路包括：

第一開始信號生成器，配置為確定所述第一外部電壓是否達到第一參考電壓以及所述第二外部電壓是否達到第二參考電壓，以及配置為生成所述第一開始信號；以及

第二開始信號生成器，配置為當所述第一外部電壓低于第一閾值電壓以及所述第二外部電壓高于第二閾值電壓時激活所述第二開始信號。

技術方案3.根據技術方案2所述的電壓生成裝置，其中，所述電壓調節(jié)電路包括：

調節(jié)激活單元，配置為響應于所述電壓生成信號而被激活，配置為利用所述第一開始信號和所述第二開始信號執(zhí)行邏輯運算，以及配置為生成調節(jié)激活信號；以及

適應性調節(jié)器，配置為響應于所述調節(jié)激活信號而線性地提供所述內部電壓。

技術方案4.根據技術方案3所述的電壓生成裝置，其中，所述適應性調節(jié)器包括：

傳輸開關單元，配置為在接收到所述調節(jié)激活信號時提供所述第二外部電壓作為所述內部電壓；以及

電阻單元，具有耦接到所述傳輸開關單元的一端，以及配置用于提供所述內部電壓的另一端。

技術方案5.根據技術方案4所述的電壓生成裝置，

其中，所述傳輸開關單元包括NMOS晶體管；以及

其中，所述NMOS晶體管包括耦接到所述電阻單元的所述一端的第一端子、配置用于接收所述第二外部電壓的第二端子、以及配置用于接收接地電壓作為輸入的主體。

技術方案6.根據技術方案5所述的電壓生成裝置，其中，所述NMOS晶體管包括配置用于接收所述調節(jié)激活信號的柵極。

技術方案7.根據技術方案4所述的電壓生成裝置，其中，所述適應性調節(jié)器包括至少兩個或更多個所述傳輸開關單元，以及至少兩個或更多個所述電阻單元，以及

其中每個適應性調節(jié)器分別耦接到電阻單元，

所述電壓生成裝置還包括：

控制電路，配置為激活每個傳輸開關單元和每個電阻單元。

技術方案8.根據技術方案3所述的電壓生成裝置，其中，所述內部電壓感測電路和所述電壓泵送電路基于所述第一外部電壓而被驅動，所述電壓調節(jié)電路基于所述第二外部電壓而被驅動。

技術方案9.根據技術方案8所述的電壓生成裝置，其中，所述調節(jié)激活單元還包括：

電平移位器，配置為增加所述電壓生成信號的電壓電平。

技術方案10.根據技術方案8所述的電壓生成裝置，其中，所述調節(jié)激活單元還包括：

反相器，配置為接收所述第一開始信號；

與非門，配置為接收所述反相器的輸出以及所述電壓生成信號；

電平移位器，配置為接收所述與非門的輸出并且將所述與非門的輸出的電平增加到所述第二外部電壓的電平；以及

或非門，配置為接收所述電平移位器的輸出以及所述第二開始信號，并且輸出所述調節(jié)激活信號。

技術方案11.根據技術方案2所述的電壓生成裝置，其中，所述第一開始信號生成器包括：

加電重置單元，配置為當所述第一外部電壓達到所述第一參考電壓時初始化第一凈信號，以及當所述第二外部電壓達到所述第二參考電壓時初始化第二凈信號；以及

邏輯運算器，配置為當所述第一凈信號和所述第二凈信號中的至少一個被激活時激活所述第一開始信號。

技術方案12.根據技術方案3所述的電壓生成裝置，其中，所述電壓泵送電路包括：

泵送激活單元，配置為在所述第一開始信號和所述電壓生成信號之間執(zhí)行邏輯運算以生成泵送激活信號；

充電泵送單元，配置為通過響應于所述泵送激活信號而執(zhí)行充電泵送操作來生成所述內部電壓；以及

初始化單元，配置為響應于所述第一開始信號而提供所述第一外部電壓作為所述內部電壓。

技術方案13.根據技術方案3所述的電壓生成裝置，其中，所述泵送激活單元包括：

反相器，配置為接收所述第一開始信號；

與非門，配置為接收所述電壓生成信號或所述第二控制信號以及所述反相器的輸出；以及

另一反相器，配置為接收所述與非門的輸出并且輸出所述泵送激活信號。

技術方案14.根據技術方案12所述的電壓生成裝置，其中：

當所述第一開始信號對應于第一狀態(tài)并且所述激活信號被激活時，所述泵送激活單元激活所述泵送激活信號，以及

當所述第一開始信號對應于與所述第一狀態(tài)不同的第二狀態(tài)時，所述初始化單元提供所述第一外部電壓作為所述內部電壓。

技術方案15.根據技術方案1所述的電壓生成裝置，其中，所述第一外部電壓對應于外部低電壓，所述第二外部電壓對應于外部高電壓。

技術方案16.根據技術方案15所述的電壓生成裝置，其中，所述第二外部電壓高于所述第一外部電壓。