本發(fā)明涉及電路領(lǐng)域，尤其涉及一種供電電路及控制方法。

背景技術(shù)：

在電源管理領(lǐng)域中，供電電路穩(wěn)態(tài)工作模式下，基準電壓信號與反饋電壓信號基本相等，然而開關(guān)穩(wěn)壓電源芯片在上電的過程中，內(nèi)部的基準電壓優(yōu)先于輸出電壓建立，即當(dāng)內(nèi)部的基準電壓達到穩(wěn)態(tài)值時，輸出電壓還保持為零，輸出電壓的反饋電壓信號維持為零。誤差運算放大器EA輸出的控制電壓致使開關(guān)穩(wěn)壓電源以浪涌電流的形式向外輸出電流。通常此電流的峰值遠大于正常的穩(wěn)態(tài)輸出電流值，會損耗甚至直接損壞穩(wěn)壓芯片。

現(xiàn)有技術(shù)通常需要較大面積的電容才能使基準電壓緩慢上升達到限流效果；此外，這種方法難以對啟動時的輸出電流實現(xiàn)精確的線形控制。輸出電壓建立過程有過沖。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是如何精確控制啟動電流。

為解決上述問題，本發(fā)明提供一種供電電路，包括：放大電路、緩沖電路、功率放大電路、采樣電路、鏡像結(jié)構(gòu)、電流源單元、反饋單元、第一控制單元以及第二控制單元；

所述放大電路的信號輸入端適于接入基準電壓，所述放大電路的輸出端連接接至所述緩沖電路的輸入端；

所述功率放大電路的輸入端分別連接至所述緩沖電路的輸出端和所述采樣電路的輸入端，所述功率放大電路的輸出端作為所述供電電路的輸出端；

所述鏡像結(jié)構(gòu)的輸入端連接至所述采樣電路的輸出端，所述鏡像結(jié)構(gòu)的輸出端連接至所述電流源單元的輸出端；

所述電流源單元包括：第一電流源、第二電流源、第三電流源；所述第 一電流源連通所述電流源單元的輸出端；所述第二電流源和所述第三電流源分別選擇性連通所述電流源單元的輸出端；

所述反饋單元的輸入端連接至所述電流源單元的輸出端，所述反饋單元的輸出端連接至所述緩沖電路的輸入端；

所述第一控制單元的第一輸入端連接至所述功率放大電路的輸出端，所述第一控制單元的第二輸入端適于接入閾值參考電壓，所述第一控制單元適于產(chǎn)生第一控制信號以控制所述第二電流源的連通狀態(tài)；

所述第二控制單元適于根據(jù)所述第一控制信號生成第二控制信號以控制所述第三電流源的連通狀態(tài)。

可選的，所述第二控制單元的輸出端連接至所述緩沖電路的輸出端。

可選的，所述第一控制單元包括：比較器，所述比較器兩個輸入端的其中一個輸入端作為所述第一控制單元的第一輸入端，另一個輸入端作為所述第一控制單元的第二輸入端。

可選的，所述第二控制單元包括：第一PMOS管、第一NMOS管、第四電流源；

所述第一PMOS管的源極適于接入第一電壓，所述第一PMOS管的柵極連接至所述第四電流源，所述第一PMOS管的漏極作為所述第二控制單元的輸出端，所述第一PMOS管的柵極信號作為所述第二控制信號；

所述第一NMOS管的源極與漏極相連接，所述第一NMOS管的柵極適于根據(jù)所述第一控制信號選擇性連接至所述第一NMOS管的源極。

可選的，所述緩沖電路包括：第二PMOS管、第三PMOS管、第四PMOS管；

所述第二PMOS管的源極適于接入第一電壓，所述第二PMOS管的柵極連接至所述第二PMOS管的漏極；

所述第三PMOS管的源極適于接入所述第一電壓，所述第三PMOS管的柵極適于接入第二電壓；所述第三PMOS管的漏極作為所述緩沖電路的輸出端；

所述第四PMOS管的源極連接至所述第二PMOS管的漏極，所述第四PMOS管的柵極作為所述緩沖電路的輸入端，所述第四PMOS管的漏極適于接入第三電壓。

可選的，所述功率放大電路包括第五PMOS管，所述第五PMOS管的源極適于接入第一電壓，所述第五PMOS管的柵極作為所述功率放大電路的輸入端，所述第五PMOS管的漏極作為所述功率放大電路的輸出端。

可選的，所述采樣電路包括第六PMOS管，所述第六PMOS管的源極適于接入第一電壓，所述第六PMOS管的柵極作為所述采樣電路的輸入端，所述第六PMOS管的漏極作為所述采樣電路的輸出端。

可選的，所述鏡像結(jié)構(gòu)包括第一鏡像電路和第二鏡像電路；所述第一鏡像電路的輸入端作為所述鏡像結(jié)構(gòu)的輸入端，所述第一鏡像電路的輸出端連接至所述第二鏡像電路的輸入端；所述第二鏡像電路的輸出端作為所述鏡像結(jié)構(gòu)的輸出端。

可選的，所述第一鏡像電路包括：第二NMOS管、第三NMOS管；

所述第二NMOS管的柵極連接至所述第二NMOS管的漏極，作為所述第一鏡像電路的輸入端，所述第二NMOS管的源極適于接入第三電壓；

所述第三NMOS管的源極連接至所述第二NMOS管的源極，所述第三NMOS管的柵極連接至所述第二NMOS管的柵極，所述第三NMOS管的漏極作為所述第一鏡像電路的輸出端。

可選的，所述第二鏡像電路包括：第七PMOS管、第八PMOS管；

所述第七PMOS管的源極適于接入第一電壓，所述第七PMOS管的漏極連接至所述第七PMOS管的柵極，作為所述第二鏡像電路的輸入端；

所述第八PMOS管的柵極連接至所述第七PMOS管的柵極，所述第八PMOS管的源極適于接入所述第一電壓，所述第八PMOS管的漏極作為所述第二鏡像電路的輸出端。

可選的，所述反饋單元包括第四NMOS管，所述第四NMOS管的柵極作為所述反饋單元的輸入端，所述第四NMOS管的漏極適于接入所述第一電壓， 所述第四NMOS管的源極作為所述反饋單元的輸出端。

本發(fā)明實施例還提供一種所述供電電路的控制方法，其特征在于，包括：獲取所述功率放大電路的輸出端電壓與所述閾值參考電壓關(guān)系；控制所述第二電流源以及所述第三電流源的連通狀態(tài)。

可選的，當(dāng)所述功率放大電路的輸出端的電壓小于所述閾值參考電壓時，所述第一控制信號控制所述第二電流源與所述電流源單元的輸出端之間斷開連通，所述第二控制信號控制所述第三電流源與所述電流源單元的輸出端之間斷開連通；

或在所述功率放大電路的輸出端的電壓上升過程中，由小于所述閾值參考電壓變?yōu)榇笥谒鲩撝祬⒖茧妷簳r，所述第一控制信號控制所述第二電流源連通至所述電流源單元的輸出端，隨后，所述第二控制信號控制所述第三電流源連通至所述電流源單元的輸出端；

或在所述功率放大電路的輸出端的電壓穩(wěn)定大于所述閾值參考電壓時，所述第一控制信號控制所述第二電流源連通至所述電流源單元的輸出端，所述第二控制信號控制所述第三電流源連通至所述電流源單元的輸出端。

可選的，所述控制第三電流源的連通狀態(tài)包括：通過所述第一控制單元控制所述第二控制單元，以產(chǎn)生第二控制信號控制所述第三電流源的連通狀態(tài)。

可選的，所述產(chǎn)生第二控制信號控制所述第三電流源的連通狀態(tài)包括：

當(dāng)所述功率放大電路的輸出端的電壓小于所述閾值參考電壓時，所述第一控制信號控制所述第一NMOS管的柵極連接至所述第一NMOS管的源極，產(chǎn)生所述第二控制信號控制所述第三電流源與所述電流源單元的輸出端之間斷開連通；

或在所述功率放大電路的輸出端的電壓上升過程中，由小于所述閾值參考電壓變?yōu)榇笥谒鲩撝祬⒖茧妷簳r，所述第一控制信號控制所述第一NMOS管的柵極與所述第一NMOS管的源極斷開連通，產(chǎn)生線性上升的所述第二控制信號，控制所述第三電流源逐漸連通至所述電流源單元的輸出端。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

由于設(shè)置第一控制單元和第二控制單元，根據(jù)參考電壓和閾值參考電壓關(guān)系控制電流源單元中第二電流源和第三電流源的接通狀態(tài)，從而可以精確控制啟動電流。

進一步，由于所述第二控制單元的輸出端連接至所述緩沖電路的輸出端，在所述供電電路啟動時，電流源單元建立穩(wěn)定輸出前限制瞬態(tài)輸出電流，穩(wěn)定供電電路的輸出。

附圖說明

圖1是本發(fā)明實施例中一種供電電路的結(jié)構(gòu)示意圖；

圖2是本發(fā)明實施例中一種電流源單元的結(jié)構(gòu)示意圖；

圖3是本發(fā)明實施例中一種第一控制單元的電路圖；

圖4是本發(fā)明實施例中一種第二控制單元的電路圖；

圖5是本發(fā)明實施例中一種緩沖電路的電路圖；

圖6是本發(fā)明實施例中一種鏡像結(jié)構(gòu)的電路圖；

圖7是本發(fā)明實施例中一種供電電路的結(jié)構(gòu)示意圖。

具體實施方式

如前所述，現(xiàn)有技術(shù)通常需要較大面積的電容才能使基準電壓緩慢上升達到限流效果；此外，這種方法難以對啟動時的輸出電流實現(xiàn)精確的線形控制。輸出電壓建立過程有過沖。

本發(fā)明實施例由于設(shè)置第一控制單元和第二控制單元，根據(jù)參考電壓和閾值參考電壓關(guān)系控制電流源單元中第二電流源和第三電流源的接通狀態(tài)，從而可以精確控制啟動電流。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

圖1是本發(fā)明實施例中一種供電電路的結(jié)構(gòu)示意圖，包括：放大電路19、緩沖電路13、功率放大電路14、采樣電路15、鏡像結(jié)構(gòu)16、電流源單元18、 反饋單元17、第一控制單元11以及第二控制單元12。

放大電路19的信號輸入端P1適于接入基準電壓，所述放大電路19的輸出端連接至所述緩沖電路13的輸入端。

所述功率放大電路14的輸入端分別連接至所述緩沖電路13的輸出端和所述采樣電路15的輸入端，所述功率放大電路14的輸出端作為所述供電電路的輸出端。

所述鏡像結(jié)構(gòu)16的輸入端連接至所述采樣電路15的輸出端，所述鏡像結(jié)構(gòu)16的輸出端連接至所述電流源單元18的輸出端。

圖2是本發(fā)明實施例中一種電流源單元的結(jié)構(gòu)示意圖。下面結(jié)合圖1和圖2進行說明。

所述電流源單元18包括：第一電流源I1、第二電流源I2、第三電流源I3；所述第一電流源I1連通所述電流源單元18的輸出端；所述第二電流源I2和所述第三電流源I3分別通過第一開關(guān)S1和第二開關(guān)S2選擇性連通所述電流源單元18的輸出端P4。

所述反饋單元17的輸入端連接至所述電流源單元18的輸出端，所述反饋單元17的輸出端連接至所述緩沖電路13的輸入端。

所述第一控制單元11的第一輸入端連接至所述功率放大電路14的輸出端，所述第一控制單元11的第二輸入端P3適于接入閾值參考電壓，所述第一控制單元11適于產(chǎn)生第一控制信號以控制所述第二電流源I2的連通狀態(tài)。

所述第二控制單元12適于根據(jù)所述第一控制信號生成第二控制信號以控制所述第三電流源的I3連通狀態(tài)。

在本發(fā)明實施例中，由于設(shè)置第一控制單元和第二控制單元，根據(jù)參考電壓和閾值參考電壓關(guān)系控制電流源單元中第二電流源和第三電流源的接通狀態(tài)，從而可以精確控制啟動電流。

在具體實施中，所述第二控制單元12的輸出端可以連接至所述緩沖電路13的輸出端。在所述供電電路啟動時，電流源單元建立穩(wěn)定輸出前限制瞬態(tài)輸出電流，穩(wěn)定供電電路的輸出。

在具體實施中，所述第一控制單元11可以是比較器，如圖3所示。所述比較器兩個輸入端的其中一個輸入端作為所述第一控制單元11的第一輸入端，另一個輸入端作為所述第一控制單元11的第二輸入端。圖3中將比較器的正向輸入端作為第一輸入端，連接至所述功率放大電路的輸出端P2，將比較器的負向輸入端作為第二輸入端P3，適于接入閾值參考電壓，第一控制信號由端口P5輸出。

圖4是本發(fā)明實施例中一種第二控制單元12的電路圖。

所述第二控制單元12可以包括：第一PMOS管Mp1、第一NMOS管Mn1、第四電流源41；所述第一PMOS管Mp1的源極適于接入第一電壓VDD，所述第一PMOS管Mp1的柵極連接至所述第四電流源41，所述第一PMOS管Mp1的漏極作為所述第二控制單元12的輸出端P6，所述第一PMOS管MP1的柵極信號作為所述第二控制信號EE；所述第一NMOS管Mn1的源極與漏極相連接，所述第一NMOS管Mn1的柵極適于根據(jù)所述第一控制信號，例如圖3中端口P5信號選擇性連接至所述第一NMOS管Mn1的源極。

圖5是本發(fā)明實施例中一種緩沖電路。

所述緩沖電路13可以包括：第二PMOS管Mp2、第三PMOS管Mp3、第四PMOS管Mp4；所述第二PMOS管Mp2的源極適于接入第一電壓VDD，所述第二PMOS管Mp2的柵極連接至所述第二PMOS管Mp2的漏極；所述第三PMOS管Mp3的源極適于接入所述第一電壓VDD，所述第三PMOS管Mp3的柵極適于接入第二電壓VPB；所述第三PMOS管Mp3的漏極作為所述緩沖電路13的輸出端P7；所述第四PMOS管Mp4的源極連接至所述第二PMOS管Mp2的漏極，所述第四PMOS管Mp4的柵極作為所述緩沖電路13的輸入端P8，所述第四PMOS管Mp4的漏極適于接入第三電壓VSS。

在具體實施中，所述功率放大電路14可以是第五PMOS管，所述第五PMOS管的源極適于接入第一電壓，所述第五PMOS管的柵極作為所述功率放大電路的輸入端，所述第五PMOS管的漏極作為所述功率放大電路的輸出端。

在具體實施中，采樣電路15可以包括第六PMOS管，所述第六PMOS 管的源極適于接入第一電壓，所述第六PMOS管的柵極作為所述采樣電路的輸入端，所述第六PMOS管的漏極作為所述采樣電路的輸出端。

圖6是本發(fā)明實施例中一種鏡像結(jié)構(gòu)電路圖。

在具體實施中，所述鏡像結(jié)構(gòu)16(參見圖1)可以包括第一鏡像電路161和第二鏡像電路162；所述第一鏡像電路161的輸入端作為所述鏡像結(jié)構(gòu)的輸入端，所述第一鏡像電路161的輸出端連接至所述第二鏡像電路162的輸入端；所述第二鏡像電路162的輸出端作為所述鏡像結(jié)構(gòu)16的輸出端，連接至所述電流源單元18的輸出端P4(參見圖2)。

在本發(fā)明一實施例中，所述第一鏡像電路161包括：第二NMOS管Mn2、第三NMOS管Mn3；所述第二NMOS管Mn2的柵極連接至所述第二NMOS管Mn2的漏極，作為所述第一鏡像電路161的輸入端P9，所述第二NMOS管Mn2的源極適于接入第三電壓VSS；所述第三NMOS管Mn3的源極連接至所述第二NMOS管Mn2的源極，所述第三NMOS管Mn3的柵極連接至所述第二NMOS管Mn2的柵極，所述第三NMOS管Mn3的漏極作為所述第一鏡像電路161的輸出端。

在本發(fā)明一實施例中，所述第二鏡像電路162包括：第七PMOS管Mp7、第八PMOS管Mp8；所述第七PMOS管Mp7的源極適于接入第一電壓VDD，所述第七PMOS管Mp7的漏極連接至所述第七PMOS管Mp7的柵極，作為所述第二鏡像電路162的輸入端；所述第八PMOS管Mp8的柵極連接至所述第七PMOS管Mp7的柵極，所述第八PMOS管Mp8的源極適于接入所述第一電壓VDD，所述第八PMOS管Mp8的漏極作為所述第二鏡像電路162的輸出端。

在具體實施中，所述反饋單元17可以是第四NMOS管，所述第四NMOS管的柵極作為所述反饋單元17的輸入端，所述第四NMOS管的漏極適于接入所述第一電壓VDD，所述第四NMOS管的源極作為所述反饋單元17的輸出端。

圖7是本發(fā)明實施例中一種供電電路的結(jié)構(gòu)示意圖。如圖7所示，放大電路19、緩沖電路13、作為功率放大電路14的功率管也就是第五PMOS管 Mp5和作為采樣電路的第六PMOS管Mp6在現(xiàn)有技術(shù)中已得到體現(xiàn)，例如現(xiàn)有技術(shù)中低壓差線性穩(wěn)壓器(LDO)。下面結(jié)合圖1和圖7進行進一步說明。

本發(fā)明實施例通過第六PMOS管Mp6對第五PMOS管Mp5中電流進行采樣，將采樣得到的電流通過端口P9送至鏡像結(jié)構(gòu)16，計算鏡像結(jié)構(gòu)16和采樣電路15的放縮比例和電流源單元18中接入的電流源的個數(shù)，通過反饋單元17將反饋信號通過端口P7進行反饋，從而可以控制供電電路的電流限。

通過端口P2將功率放大電路14的輸出電壓送至第一控制單元11，判斷率放大電路14的輸出電壓與閾值參考電壓的關(guān)系，由第一控制單元11生成第一控制信號、第二控制單元12生成第二控制信號，從而控制電流源單元18中接入的電流源的個數(shù)，從而可以在功率放大電路14輸出不同時，接入不同個數(shù)的電流源，從而可以實現(xiàn)短路保護的功能。

另外，第二控制單元12將第二控制信號通過端口P8送至功率放大電路14也就是圖7中第五PMOS管Mp5的柵極，從而在供電電路上電時，電流源單元尚未有穩(wěn)定輸出時限制功率放大電路14的輸出電流，使其不超過安全閾值。

本發(fā)明實施例還提供一種供電電路的控制方法：獲取所述功率放大電路的輸出端電壓與所述閾值參考電壓關(guān)系；控制所述第二電流源以及所述第三電流源的連通狀態(tài)。

在具體實施中，當(dāng)所述功率放大電路的輸出端的電壓小于所述閾值參考電壓時，所述第一控制信號控制所述第二電流源與所述電流源單元的輸出端之間斷開連通，所述第二控制信號控制所述第三電流源與所述電流源單元的輸出端之間斷開連通。

或在所述功率放大電路的輸出端的電壓上升過程中，由小于所述閾值參考電壓變?yōu)榇笥谒鲩撝祬⒖茧妷簳r，所述第一控制信號控制所述第二電流源連通至所述電流源單元的輸出端，隨后，所述第二控制信號控制所述第三電流源連通至所述電流源單元的輸出端。

或在所述功率放大電路的輸出端的電壓穩(wěn)定大于所述閾值參考電壓時，所述第一控制信號控制所述第二電流源連通至所述電流源單元的輸出端，所 述第二控制信號控制所述第三電流源連通至所述電流源單元的輸出端。

在具體實施中，所述控制第三電流源的連通狀態(tài)可以是通過所述第一控制單元控制所述第二控制單元，以產(chǎn)生第二控制信號控制所述第三電流源的連通狀態(tài)。

在本發(fā)明一實施例中，所述產(chǎn)生第二控制信號控制所述第三電流源的連通狀態(tài)可以包括：

當(dāng)所述功率放大電路的輸出端的電壓小于所述閾值參考電壓時，所述第一控制信號控制所述第一NMOS管的柵極連接至所述第一NMOS管的源極，產(chǎn)生所述第二控制信號控制所述第三電流源與所述電流源單元的輸出端之間斷開連通；

或者在所述功率放大電路的輸出端的電壓上升過程中，由小于所述閾值參考電壓變?yōu)榇笥谒鲩撝祬⒖茧妷簳r，所述第一控制信號控制所述第一NMOS管的柵極與所述第一NMOS管的源極斷開連通，產(chǎn)生線性上升的所述第二控制信號，控制所述第三電流源逐漸連通至所述電流源單元的輸出端。

在本發(fā)明一實施例中，采樣電路15為MOS管Mp6(參見圖7)，功率放大電路14為功率管第五PMOS管Mp5(參見圖7)，通過采樣電路15的MOS管Mp6對功率管第五PMOS管Mp5的電流進行采樣，將采樣得到的電流送至鏡像結(jié)構(gòu)16。如圖2所示開關(guān)S1由第一控制單元輸出的第一控制信號控制，開關(guān)S2由信號EE(參見圖4)控制。短路保護的閾值參考電壓通過端口P3輸入至第一控制單元11(參見圖1)。

根據(jù)采樣和鏡像結(jié)構(gòu)的比例關(guān)系：鏡像結(jié)構(gòu)輸出端P4(參見圖6)的電流，也就是流過第八PMOS管Mp8(參見圖6)的電流和流過功率管第五MOS管Mp5電流的比例關(guān)系為I_Mp5＝M*N*K*I_Mp8，其中M為MOS管Mp6的采樣電流與功率管第五MOS管Mp5電流的比例，N為第一鏡像電路161的鏡像比例，K為第二鏡像電路162的鏡像比例。當(dāng)I_Mp8電流較大時，達到I_Mp8〉I_refcurrent時，其中I_refcurrent由電流源單元的輸出電流決定，反饋單元輸出高電平，緩沖電路的輸出也被拉高，功率管第五MOS管Mp5的柵極電壓被拉高，所以I_Mp5的輸出電流減小，從而構(gòu)成一個電流限的負反饋機制。

當(dāng)供電電路啟動完畢，且處在沒有短路的穩(wěn)定狀態(tài)時，S1、S2均閉合。功率輸出電路I_Mp5的允許最大電流為(I1+I2+I3)*M*N*K。

當(dāng)功率放大電路14的輸出被短路時，功率放大電路14的輸出低于閾值參考電壓，第一控制信號為低。第一控制信號為低時控制S1斷開，S3閉合；第二控制信號EE為低，控制S2斷開。所以短路保護時電流限I_refcurrent被降低到I1*M*N*K。

當(dāng)供電電路啟動時，功率放大電路的輸出為低，第一控制信號為低，如上所述電流限初始為I1*MNK。當(dāng)功率放大電路的輸出被充電后且高于閾值參考電壓時，第一控制信號發(fā)生翻轉(zhuǎn)，S1閉合、S3斷開。此時，電流限為(I1+I2)*M*N*K。S3斷開后，第二控制信號EE被電流源單元充電線形性升高，S2被慢慢的閉合，即第三電流源I3貢獻的電流慢慢由0上升到I3。當(dāng)EE充電到足夠高時S2完全閉合。此時軟啟動完成，電流限I_refcurrent穩(wěn)定為(I1+I2+I3)*M*N*K。以上過程也成為供電電路的軟啟動過程，在本實施例中，軟啟動過程為百微秒的量級，第三電流源I3在功率放大電路的輸出高于閾值參考電壓后的幾十微秒內(nèi)逐漸接入，從而可以避免在功率放大電路的輸出功率過大。在可以看出軟啟動和短路保護均共用了電流源單元，節(jié)省了成本，簡化了電路。

在供電電路啟動的最初時刻，S3閉合，第二控制信號EE電壓為低。第二控制信號EE控制第五PMOS管Mp5的柵極電壓升高，在電流源單元18建立穩(wěn)定輸出前限制瞬態(tài)輸出電流，穩(wěn)定供電電路的輸出。

本發(fā)明實施例由于設(shè)置第一控制單元和第二控制單元，根據(jù)參考電壓和閾值參考電壓關(guān)系控制電流源單元中第二電流源和第三電流源的接通狀態(tài)，從而可以精確控制啟動電流。軟啟動和短路保護均共用了電流源單元，節(jié)省了成本，簡化了電路。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準。