數(shù)值控制裝置制造方法
【專利摘要】本發(fā)明的數(shù)值控制裝置具備執(zhí)行數(shù)值控制用程序的數(shù)值控制部、執(zhí)行機(jī)器人用程序的機(jī)器人控制部、具有多個核心的多核心處理器、外圍控制LSI。向該多核心處理器的核心中的一個核心分配數(shù)值控制部，向另一個核心分配機(jī)器人控制部，多核心處理器經(jīng)由外圍控制LSI與數(shù)值控制裝置的內(nèi)部總線連接。
【專利說明】數(shù)值控制裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種控制機(jī)床或工業(yè)機(jī)械的數(shù)值控制裝置。

【背景技術(shù)】
[0002] 在內(nèi)置了機(jī)器人控制器的數(shù)值控制裝置中，如日本特開平4-155406號公報和日 本特開平10-83211號公報所公開的那樣，數(shù)值控制部和機(jī)器人控制部與電動機(jī)控制部、 PMC控制部一起通過總線連接。在圖2中表示這樣的現(xiàn)有的數(shù)值控制裝置的結(jié)構(gòu)例子。
[0003] 如圖2所示，數(shù)值控制裝置10具備數(shù)值控制部11、PMC部12、電動機(jī)控制部13、放 大器接口部14、機(jī)器人控制部91。在數(shù)值控制部11中安裝有處理器20、DRAM21、以及外圍 控制LSI22,在PMC部12中安裝有處理器30、DRAM31、以及外圍控制LSI32,在機(jī)器人控制 部91中安裝有處理器60、DRAM61、以及外圍控制LSI62,另外，在電動機(jī)控制部13中安裝有 處理器40以及外圍控制LSI42。
[0004] 這些處理器20、30、40、60執(zhí)行各控制部11、12、13、91的控制的處理。外圍控制 LSI22、32、42、62成為將DRAM21、31、61、以及各控制部11、12、13、91連接的內(nèi)部總線15和 處理器20、30、40、60之間的橋接。在放大器接口部14中安裝有通信控制LSI50。
[0005] 并且，機(jī)械側(cè)10單元16通過現(xiàn)場總線17與PMC部12的外圍控制LSI32連接，另 夕卜，電動機(jī)驅(qū)動用放大器18通過串行伺服總線19與放大器接口部14的通信控制LSI連接。
[0006] 數(shù)值控制部11的處理器20是整個數(shù)值控制裝置10的主處理器，在按照一定周期 產(chǎn)生的每個中斷，經(jīng)由內(nèi)部總線15讀取PMC部12、電動機(jī)控制部13以及機(jī)器人控制部91 中的計(jì)算結(jié)果，并經(jīng)由相同的內(nèi)部總線15將基于該讀取的數(shù)據(jù)計(jì)算出的結(jié)果寫入到PMC部 12、電動機(jī)控制部13、機(jī)器人控制部91中。
[0007] 該數(shù)值控制部11的讀取和寫入的對象既有各控制部(數(shù)值控制部11的DRAM21、 PMC部12的DRAM31、機(jī)器人控制部91的DRAM61)的情況，也有內(nèi)置于外圍控制LSI22、32、 42、62中的RAM (未圖示）的情況。各控制部的處理器20、30、40、60通過8?64比特的總 線與外圍控制1^122、32、42、62連接。在此，外圍控制1^122、32、42、62除了成為內(nèi)部總線 15與處理器20、30、40、60之間的橋接以外，還負(fù)責(zé)各控制部的處理器、存儲器的控制等。
[0008] 機(jī)器人控制部91的處理器60也同樣地經(jīng)由內(nèi)部總線15在與各個控制部之間進(jìn) 行數(shù)據(jù)的交換。
[0009] 在數(shù)值控制裝置10中安裝有計(jì)算用于控制電動機(jī)驅(qū)動用放大器18的指令值的數(shù) 值控制部11的處理器20、進(jìn)行機(jī)器人的控制并且生成用于控制電動機(jī)驅(qū)動用放大器的指 令值的機(jī)器人控制部91的處理器60。這些處理器20、60通過32比特、64比特等處理器專 用總線（23、63)與專用的外圍控制LSI22、62連接。
[0010] 半導(dǎo)體的集成度提高，并且能夠在外圍控制LSI中利用的電路也增加，如圖 3所示，可以考慮通過將在多個功能模塊中使用的外圍控制LSI集成為集成外圍控制 (INTEGRATED PERIPHERAL C0NTR0ULSI70來降低成本。但是，在集成外圍控制LSI70上連 接多個處理器，外圍控制LSI需要大量的I/O管腳。如果I/O管腳的數(shù)量超過在外圍控制 LSI的設(shè)想的封裝中能夠容納的個數(shù)，則存在無法實(shí)現(xiàn)集成化的問題。


【發(fā)明內(nèi)容】

[0011] 因此，本發(fā)明的目的在于，提供一種數(shù)值控制裝置，其具有將以前分開的數(shù)值控制 處理器和機(jī)器人控制部處理器分別集成為一個處理器的多核心中的一個核心的多核心處 理器，并且目的還在于，提供一種數(shù)值控制裝置，其通過高速串行總線將處理器和外圍控制 LSI之間連接起來從而謀求削減LSI的管腳的數(shù)量，能夠集成外圍控制LSI以及削減成本。
[0012] 本發(fā)明第一方式的數(shù)值控制裝置，其具備執(zhí)行數(shù)值控制用程序的數(shù)值控制部和執(zhí) 行機(jī)器人用程序的機(jī)器人控制部，該數(shù)值控制裝置還具備：具有多個核心的多核心處理器； 以及外圍控制LSI。并且，向上述多核心處理器的核心中的至少一個核心分配上述數(shù)值控制 部，向剩余的核心中的至少一個核心分配上述機(jī)器人控制部，上述多核心處理器經(jīng)由上述 外圍控制LSI與上述數(shù)值控制裝置的內(nèi)部總線連接。
[0013] 根據(jù)上述數(shù)值控制裝置，具有將以前分開的數(shù)值控制處理器和機(jī)器人控制部處理 器分別集成為一個處理器的多核心中的一個核心的多核心處理器，由此能夠謀求削減LSI 的管腳的數(shù)量，能夠集成外圍控制LSI以及削減成本。
[0014] 本發(fā)明第二方式的數(shù)值控制裝置，具備執(zhí)行數(shù)值控制用程序的數(shù)值控制部和執(zhí)行 機(jī)器人用程序的機(jī)器人控制部，該數(shù)值控制裝置還具備：具有多線程功能的處理器以及外 圍控制LSI。并且，向上述具有多線程功能的處理器的線程中的至少一個線程分配上述數(shù)值 控制部，向剩余的線程中的至少一個線程分配上述機(jī)器人控制部，上述具有多線程功能的 處理器經(jīng)由上述外圍控制LSI與上述數(shù)值控制裝置的內(nèi)部總線連接。
[0015] 在上述數(shù)值控制裝置中，因?yàn)槭褂镁哂卸鄠€線程能夠同時動作的多線程功能的處 理器，所以能夠謀求削減LSI的管腳的數(shù)量，能夠集成外圍控制LSI以及削減成本。
[0016] 根據(jù)本發(fā)明，能夠提供一種數(shù)值控制裝置，其具有將以前分開的數(shù)值控制處理器 和機(jī)器人控制部處理器分別集成為一個處理器的多核心中的一個核心的多核心處理器，并 且通過使用高速串行總線將處理器和外圍控制LSI之間連接起來從而謀求削減LSI的管腳 的數(shù)量，能夠集成外圍控制LSI以及削減成本。

【專利附圖】

【附圖說明】
[0017] 通過參照附圖對以下實(shí)施例進(jìn)行說明，本發(fā)明的上述以及其他目的和特征會變得 明確。在這些附圖中，
[0018] 圖1是說明使用多核心處理器和集成外圍控制LSI的本發(fā)明的一個實(shí)施方式的 圖。
[0019] 圖2是說明現(xiàn)有的數(shù)值控制裝置的結(jié)構(gòu)的圖。
[0020] 圖3是說明應(yīng)該解決的本發(fā)明的課題的圖。

【具體實(shí)施方式】
[0021] 關(guān)于與集成后的外圍控制LSI連接的處理器，近年來多核心的技術(shù)正在發(fā)展，能 夠通過配置在一個處理器內(nèi)的多個核心執(zhí)行處理。本發(fā)明通過將上述多核心處理器的技術(shù) 應(yīng)用于控制機(jī)床、工業(yè)機(jī)械等的數(shù)值控制裝置的構(gòu)架中，來謀求外圍控制LSI的集成。
[0022] S卩，在本發(fā)明中，通過向多核心處理器的核心分配并執(zhí)行以前通過分別不同的處 理器分別執(zhí)行的數(shù)值控制和機(jī)器人控制的各功能，來實(shí)現(xiàn)每個功能模塊需要的外圍控制 LSI的集成。
[0023] 圖1是說明使用多核心處理器和集成外圍控制LSI的本發(fā)明的一個實(shí)施方式的 圖。
[0024] 在數(shù)值控制裝置10中安裝多核心處理器80和集成外圍控制LSI70,并且設(shè)置PMC 部12、電動機(jī)控制部13和放大器接口部14,它們通過內(nèi)部總線15連接，PMC部12具有控 制向機(jī)械的DI/D0信號的用于時序控制的處理器30及其外圍控制LSI32,電動機(jī)控制部13 由電動機(jī)控制的處理器40及其外圍控制LSI42構(gòu)成，放大器接口部14具有進(jìn)行與電動機(jī) 驅(qū)動用放大器18之間的通信的通信控制LSI50。
[0025] 多核心處理器80具有2個以上的核心，將其中的至少一個核心分配為數(shù)值控制部 處理器核心81，將剩余的核心中的至少一個核心分配為機(jī)器人控制部處理器核心82。
[0026] 數(shù)值控制部處理器核心81根據(jù)數(shù)值控制用程序生成用于控制經(jīng)由串行伺服總線 19與數(shù)值控制裝置10連接的電動機(jī)驅(qū)動用放大器18的指令值，經(jīng)由集成外圍控制LSI70 和內(nèi)部總線15將該生產(chǎn)的指令值發(fā)送給電動機(jī)控制部13的外圍控制LSI42的內(nèi)部的RAM (未圖示)。
[0027] 機(jī)器人控制部處理器核心82也生成用于控制經(jīng)由串行伺服總線19與數(shù)值控制裝 置10連接的電動機(jī)驅(qū)動用放大器18的指令值，經(jīng)由集成外圍控制LSI70和內(nèi)部總線15將 該生產(chǎn)的指令值發(fā)送到電動機(jī)控制部13的外圍控制LSI42的內(nèi)部的RAM。
[0028] 電動機(jī)控制部13的用于電動機(jī)控制的處理器40讀取在這些電動機(jī)控制部13的 外圍控制LSI42的內(nèi)部的RAM(未圖示)中寫入的指令值，生成向電動機(jī)驅(qū)動用放大器18發(fā) 送的用于電動機(jī)控制的數(shù)據(jù)，經(jīng)由內(nèi)部總線15將該生產(chǎn)的數(shù)據(jù)寫入到放大器接口部14的 通信控制SLI50中。
[0029] 在放大器接口部14的通信控制SLI50中，經(jīng)由串行伺服總線19向電動機(jī)驅(qū)動用 放大器18發(fā)送在通信控制LSI的內(nèi)部的RAM (未圖示）中寫入的數(shù)據(jù)，通過該電動機(jī)驅(qū)動 用放大器18驅(qū)動機(jī)床和機(jī)器人具備的電動機(jī)(未圖不)。
[0030] PMC部12的處理器30根據(jù)經(jīng)由與數(shù)值控制部處理器核心81、機(jī)器人控制部處理 器核心82以及機(jī)械側(cè)10單元16連接的現(xiàn)場總線17取得的來自機(jī)械(未圖示)的輸入數(shù)據(jù) 等，執(zhí)行預(yù)定的時序控制用程序，向數(shù)值控制部處理器核心81和機(jī)器人控制部處理器核心 82通知處理結(jié)果，并且經(jīng)由現(xiàn)場總線17向機(jī)械側(cè)10單元16發(fā)送用于根據(jù)該處理結(jié)果控制 機(jī)械的各元件的信號。
[0031] 此外，在本實(shí)施方式中，向多核心處理器的核心中的至少一個核心分配數(shù)值控制 部，向其他核心中的至少一個核心分配機(jī)器人控制部，但也可以代替多核心處理器，而使用 具有多線程功能的處理器，向數(shù)值控制部分配多線程處理器的線程中的至少一個線程，向 剩余的線程中的至少一個線程分配機(jī)器人控制部。在該情況下，也同樣能夠謀求削減LSI 的管腳的數(shù)量，集成外圍控制LSI和削減成本。
[0032] 另外，在處理器中安裝多個核心，通過這些核心中的各個核心分別進(jìn)行數(shù)值控制、 機(jī)器人控制的處理等情況下，處理器和集成后的外圍控制LSI之間的總線的吞吐量比以前 重，可以認(rèn)為作為數(shù)值控制裝置的性能降低。在這樣的情況下，也可以在多核心處理器80 中具備高速串行接口，經(jīng)由高速串行接口與集成外圍控制LSI70連接等，確保吞吐速度。
【權(quán)利要求】
1. 一種數(shù)值控制裝置，其具備執(zhí)行數(shù)值控制用程序的數(shù)值控制部和執(zhí)行機(jī)器人用程序 的機(jī)器人控制部，該數(shù)值控制裝置的特征在于，具備： 具有多個核心的多核心處理器；以及 外圍控制LSI， 向上述多核心處理器的核心中的至少一個核心分配上述數(shù)值控制部，向剩余的核心中 的至少一個核心分配上述機(jī)器人控制部， 上述多核心處理器經(jīng)由上述外圍控制LSI與上述數(shù)值控制裝置的內(nèi)部總線連接。
2. -種數(shù)值控制裝置，具備執(zhí)行數(shù)值控制用程序的數(shù)值控制部和執(zhí)行機(jī)器人用程序的 機(jī)器人控制部，該數(shù)值控制裝置的特征在于，具備： 具有多線程功能的處理器；以及 外圍控制LSI， 向上述具有多線程功能的處理器的線程中的至少一個線程分配上述數(shù)值控制部，向剩 余的線程中的至少一個線程分配上述機(jī)器人控制部， 上述具有多線程功能的處理器經(jīng)由上述外圍控制LSI與上述數(shù)值控制裝置的內(nèi)部總 線連接。
【文檔編號】G05B19/414GK104111628SQ201410154160
【公開日】2014年10月22日 申請日期:2014年4月17日 優(yōu)先權(quán)日:2013年4月17日
【發(fā)明者】青山一成 申請人:發(fā)那科株式會社