基準(zhǔn)電壓電路的制作方法
【專利摘要】提供能夠調(diào)整為任意的輸出電壓、任意的溫度特性的基準(zhǔn)電壓電路。構(gòu)成為，具備：基準(zhǔn)電流產(chǎn)生電路，對多個PN結(jié)元件的正向電壓之差進(jìn)行電流轉(zhuǎn)換來產(chǎn)生第一電流；電流產(chǎn)生電路，使用由基準(zhǔn)電流產(chǎn)生電路產(chǎn)生的第一電流來產(chǎn)生第二電流；以及電壓發(fā)生電路，具有通過流動第一電流來產(chǎn)生具有正溫度特性的第一電壓的第一電阻元件，和通過流動第一電流及第二電流來產(chǎn)生具有負(fù)溫度特性的第二電壓的第二電阻元件，輸出將第一電壓和第二電壓相加的基準(zhǔn)電壓。
【專利說明】基準(zhǔn)電壓電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及生成基準(zhǔn)電壓的帶隙基準(zhǔn)電壓電路，更詳細(xì)而言涉及調(diào)整基準(zhǔn)電壓的溫度特性的技術(shù)。

【背景技術(shù)】
[0002]圖7示出現(xiàn)有的帶隙基準(zhǔn)電壓電路的電路圖?，F(xiàn)有的帶隙基準(zhǔn)電壓電路，由PMOS晶體管 602、603、605、606、NMOS 晶體管 604、609、雙極晶體管 611、612、613、電阻 607、608、啟動電路601、輸出端子610、電源端子101、接地端子100和基板端子620構(gòu)成。
[0003]對連接進(jìn)行說明。PMOS晶體管602，其柵極與啟動電路601連接，漏極與NMOS晶體管609的柵極及漏極和NMOS晶體管604的柵極連接，源極與電源端子101連接。PMOS晶體管603，其漏極及柵極與NMOS晶體管604的漏極連接，源極與電源端子101連接。PMOS晶體管605，其柵極與PMOS晶體管603的柵極連接，漏極與NMOS晶體管609的漏極及柵極連接，源極與電源端子101連接。PMOS晶體管606，其漏極與輸出端子610及電阻608的一個端子連接，源極與電源端子101連接。雙極晶體管613，其發(fā)射極與電阻608的另一個端子連接，基極與接地端子100連接，集電極與基板端子620連接。NMOS晶體管604，其柵極與NMOS晶體管609的柵極連接，源極與電阻607的一個端子連接。雙極晶體管611，其基極與接地端子100連接，發(fā)射極與電阻607的另一個端子連接，集電極與基板端子620連接。雙極晶體管612，其基極與接地端子100連接，發(fā)射極與NMOS晶體管609的源極連接，集電極與基板端子620連接。
[0004]現(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)
專利文獻(xiàn)1:日本特開平6 - 309052號公報。


【發(fā)明內(nèi)容】

[0005]發(fā)明要解決的課題
然而在現(xiàn)有技術(shù)中，存在當(dāng)為了調(diào)整在輸出端子610產(chǎn)生的輸出電壓的值而調(diào)整電阻608，則輸出電壓的溫度特性發(fā)生變化這一課題。另外，還存在難以輸出雙極晶體管613的PN結(jié)的正向電壓以下的電壓這一課題。
[0006]本發(fā)明是為了解決以上那樣的課題而設(shè)計的，提供能夠調(diào)整為任意的輸出電壓、任意的溫度特性的基準(zhǔn)電壓電路。
[0007]用于解決課題的方案
為了解決現(xiàn)有的課題，本發(fā)明的基準(zhǔn)電壓電路為如下的結(jié)構(gòu)。
[0008]一種基準(zhǔn)電壓電路，具備:基準(zhǔn)電流產(chǎn)生電路，對多個PN結(jié)元件的正向電壓之差進(jìn)行電流轉(zhuǎn)換以產(chǎn)生第一電流；電流產(chǎn)生電路，使用由基準(zhǔn)電流產(chǎn)生電路產(chǎn)生的第一電流來產(chǎn)生第二電流；以及電壓發(fā)生電路，具有通過第一電流流動來產(chǎn)生具有正溫度特性的第一電壓的第一電阻元件和通過第一電流及第二電流流動來產(chǎn)生具有負(fù)溫度特性的第二電壓的第二電阻元件，輸出將第一電壓和第二電壓相加的基準(zhǔn)電壓。
[0009]發(fā)明效果
依據(jù)本發(fā)明，能夠調(diào)整為任意的輸出電壓、任意的溫度特性。

【專利附圖】

【附圖說明】
[0010]圖1是示出本發(fā)明的基準(zhǔn)電壓電路的基本結(jié)構(gòu)的框圖。
[0011]圖2是示出第一實(shí)施方式的基準(zhǔn)電壓電路的電路圖。
[0012]圖3是示出第二實(shí)施方式的基準(zhǔn)電壓電路的電路圖。
[0013]圖4是示出第三實(shí)施方式的基準(zhǔn)電壓電路的電路圖。
[0014]圖5是示出第四實(shí)施方式的基準(zhǔn)電壓電路的電路圖。
[0015]圖6是示出第五實(shí)施方式的基準(zhǔn)電壓電路的電路圖。
[0016]圖7是示出現(xiàn)有的基準(zhǔn)電壓電路的電路圖。
[0017]圖8是示出第一、二、五實(shí)施方式中的基準(zhǔn)電壓的調(diào)整單元的電路圖。
[0018]圖9是示出第三、四的實(shí)施方式中的基準(zhǔn)電壓的調(diào)整單元的電路圖。

【具體實(shí)施方式】
[0019]以下，參照附圖對本發(fā)明的實(shí)施方式進(jìn)行說明。
[0020]圖1是示出本發(fā)明的基準(zhǔn)電壓電路的基本結(jié)構(gòu)的框圖。在圖1中11是能夠?qū)N結(jié)元件的正向電壓之差進(jìn)行電流轉(zhuǎn)換，產(chǎn)生任意的值的第一電流的基準(zhǔn)電流產(chǎn)生電路。12是使用由基準(zhǔn)電流產(chǎn)生電路11產(chǎn)生的第一電流來產(chǎn)生第二電流的電流產(chǎn)生電路。13是使用由基準(zhǔn)電流產(chǎn)生電路11產(chǎn)生的第一電流和由電流產(chǎn)生電路12產(chǎn)生的第二電流，使既定電流流經(jīng)電阻，從而產(chǎn)生電壓的電壓發(fā)生電路。而且，將該電壓作為基準(zhǔn)電壓輸出至輸出端子10。
[0021]<第一實(shí)施方式>
圖2是示出第一實(shí)施方式的基準(zhǔn)電壓電路的電路圖。
[0022]第一實(shí)施方式的基準(zhǔn)電壓電路具備PMOS晶體管111、112、113、114、116、118、120、NMOS 晶體管 115、117、119、電阻 131、132、104、105、PN 結(jié)元件 102、103、接地端子 100、電源端子101和輸出端子106。由PMOS晶體管111、112、113、114、NMOS晶體管115和電阻131構(gòu)成電流產(chǎn)生電路140。由PMOS晶體管116、118、NMOS晶體管117、119、電阻132和PN結(jié)元件102、103構(gòu)成基準(zhǔn)電流產(chǎn)生電路141。由PMOS晶體管120和電阻104、105構(gòu)成電壓發(fā)生電路142。
[0023]關(guān)于連接進(jìn)行說明。PMOS晶體管111，其柵極與PMOS晶體管112的柵極及漏極連接，漏極與電阻104的一個端子和105的一個端子的連接點(diǎn)連接，源極與電源端子101連接。電阻104的另一個端子與輸出端子106連接，電阻105的另一個端子與接地端子100連接。PMOS晶體管112，其漏極與PMOS晶體管113的源極連接，源極與電源端子101連接。PMOS晶體管113，其柵極與NMOS晶體管115的漏極連接，漏極與NMOS晶體管115的源極連接。NMOS晶體管115，其漏極與PMOS晶體管114的漏極連接，柵極與NMOS晶體管119的柵極連接，源極與電阻131的一個端子連接。電阻131的另一個端子與接地端子100連接。PMOS晶體管114，其柵極與PMOS晶體管116的柵極連接，源極與電源端子101連接。PMOS晶體管116，其柵極與PMOS晶體管118的柵極連接，漏極與NMOS晶體管117的漏極連接，源極與電源端子101連接。PMOS晶體管118，其柵極及漏極與NMOS晶體管119的漏極連接，源極與電源端子101連接。NMOS晶體管117，其柵極及漏極與NMOS晶體管119的柵極連接，源極與PN結(jié)元件102的陽極連接。PN結(jié)元件102的陰極與接地端子100連接。電阻132，其一個端子與NMOS晶體管119的源極連接，另一個端子與PN結(jié)元件103的陽極連接。PN結(jié)元件103的陰極與接地端子100連接。PMOS晶體管120，其柵極與PMOS晶體管118的漏極連接，漏極與輸出端子106連接，源極與電源端子101連接。
[0024]接著，對第一實(shí)施方式的基準(zhǔn)電壓電路的動作進(jìn)行說明。方便起見，為了簡化，假定電阻131、132、104、105沒有溫度依賴性來進(jìn)行說明。PN結(jié)元件102、103以適當(dāng)?shù)拿娣e比(例如U匕4等)構(gòu)成，基準(zhǔn)電流產(chǎn)生電路141生成(式I)所示的電流。由于假定電阻132沒有溫度依賴性，因此生成的電流帶有正溫度特性。

【權(quán)利要求】
1.一種基準(zhǔn)電壓電路，具備: 基準(zhǔn)電流產(chǎn)生電路，對多個PN結(jié)元件的正向電壓之差進(jìn)行電流轉(zhuǎn)換，以產(chǎn)生第一電流； 電流產(chǎn)生電路，使用由所述基準(zhǔn)電流產(chǎn)生電路產(chǎn)生的所述第一電流來產(chǎn)生第二電流；以及 電壓發(fā)生電路，具有通過流動所述第一電流來產(chǎn)生具有正溫度特性的第一電壓的第一電阻，和通過流動所述第一電流及所述第二電流來產(chǎn)生具有負(fù)溫度特性的第二電壓的第二電阻， 輸出將所述第一電壓和所述第二電壓相加的基準(zhǔn)電壓。
2.如權(quán)利要求1所述的基準(zhǔn)電壓電路，其特征在于，所述電流產(chǎn)生電路具備: 第一晶體管，其柵極與所述基準(zhǔn)電流產(chǎn)生電路連接，流經(jīng)基于所述第一電流的電流； 第二晶體管，其柵極與所述基準(zhǔn)電流產(chǎn)生電路連接，漏極與所述第一晶體管的漏極連接，流經(jīng)基于所述第一電流的電流； 第三晶體管，其柵極與所述第一晶體管的漏極連接，漏極與所述第二晶體管的源極連接，流經(jīng)所述第二電流； 第三電阻，與所述第二晶體管的源極和所述第三晶體管的漏極連接，流經(jīng)基于所述第一電流的電流和所述第二電流； 第四晶體管，其柵極及漏極與所述第三晶體管的源極連接；以及第五晶體管，其柵極與所述第四晶體管的柵極連接，漏極與所述電壓發(fā)生電路連接，使所述第二電流流經(jīng)所述第二電阻。
3.如權(quán)利要求2所述的基準(zhǔn)電壓電路，其特征在于，所述基準(zhǔn)電流產(chǎn)生電路具備: 第六晶體管，其柵極及漏極與所述第一晶體管的柵極連接； 第七晶體管，其柵極與所述第六晶體管的柵極及漏極連接； 第八晶體管，其柵極及漏極與所述第二晶體管的柵極及所述第七晶體管的漏極連接；第九晶體管，其柵極與所述第八晶體管的柵極及漏極連接，漏極與所述第六晶體管的漏極連接； 第一 PN結(jié)元件，與所述第八晶體管的源極連接； 第四電阻，其一端與所述第九晶體管的源極連接；以及 第二 PN結(jié)元件，與所述第四電阻的另一端連接。
4.如權(quán)利要求2所述的基準(zhǔn)電壓電路，其特征在于，所述基準(zhǔn)電流產(chǎn)生電路具備: 第六晶體管，其柵極與所述第一晶體管的柵極連接； 第七晶體管，其柵極與所述第六晶體管的柵極連接； 第八晶體管，其柵極及漏極與所述第二晶體管的柵極及所述第七晶體管的漏極連接；放大器，其反相輸入端子與所述第八晶體管的源極連接，同相輸入端子與所述第六晶體管的漏極連接，輸出端子與所述第六及第七晶體管的柵極連接； 第一 PN結(jié)元件，與所述第八晶體管的源極連接； 第四電阻，其一端與所述第六晶體管的漏極連接；以及 第二 PN結(jié)元件，與所述第四電阻的另一端連接。
5.如權(quán)利要求1所述的基準(zhǔn)電壓電路，其特征在于，所述電流產(chǎn)生電路具備: 第一晶體管，其柵極與漏極連接； 第二晶體管，其漏極與所述第一晶體管的漏極連接； 第三電阻，與所述第二晶體管的源極連接； 第一放大器，其反相輸入端子與所述第二晶體管的源極連接，同相輸入端子與所述基準(zhǔn)電流產(chǎn)生電路連接，輸出端子與所述第二晶體管的柵極連接；以及 第三晶體管，其柵極與所述第一晶體管的柵極及漏極連接，漏極與所述電壓發(fā)生電路連接，使所述第二電流流經(jīng)所述第二電阻。
6.如權(quán)利要求5所述的基準(zhǔn)電壓電路，其特征在于，所述基準(zhǔn)電流產(chǎn)生電路具備: 第六晶體管，其柵極與漏極連接； 第七晶體管，其柵極與所述第六晶體管的柵極及漏極連接； 第八晶體管，其柵極及漏極與所述第七晶體管的漏極連接，源極與所述第一放大器的同相輸入端子連接； 第九晶體管，其柵極與所述第八晶體管的柵極及漏極連接，漏極與所述第六晶體管的漏極連接； 第一 PN結(jié)元件，與所述第八晶體管的源極連接； 第四電阻，其一端與所述第九晶體管的源極連接；以及 第二 PN結(jié)元件，與所述第四電阻的另一端連接。
7.如權(quán)利要求5所述的基準(zhǔn)電壓電路，其特征在于，所述基準(zhǔn)電流產(chǎn)生電路具備: 第六及第七晶體管，彼此的柵極連接； 第二放大器，其反相輸入端子與所述第七晶體管的漏極及所述第一放大器的反相輸入端子連接，同相輸入端子與所述第六晶體管的漏極連接，輸出端子與所述第六及第七晶體管的柵極連接； 第一 PN結(jié)元件，與所述第七晶體管的漏極連接； 第四電阻，其一端與所述第六晶體管的漏極連接；以及 第二 PN結(jié)元件，與所述第四電阻的另一端連接。
8.如權(quán)利要求2至4的任一項所述的基準(zhǔn)電壓電路，其特征在于，所述第三電阻具備: 第一開關(guān)元件，連接在所述第三晶體管的漏極與所述第二晶體管的源極之間； 第五電阻，與所述第二晶體管的源極連接，由多個電阻串聯(lián)構(gòu)成；以及 第二開關(guān)元件，與所述由多個電阻串聯(lián)構(gòu)成的第五電阻的連接點(diǎn)連接。
9.如權(quán)利要求5至7的任一項所述的基準(zhǔn)電壓電路，其特征在于，所述第三電阻具備: 第一開關(guān)元件，連接在所述第一放大器的反相輸入端子與所述第二晶體管的源極之間； 第五電阻，與所述第二晶體管的源極連接，由多個電阻串聯(lián)構(gòu)成；以及 第二開關(guān)元件，與所述由多個電阻串聯(lián)構(gòu)成的第五電阻的連接點(diǎn)連接。
10.如權(quán)利要求1至9的任一項所述的基準(zhǔn)電壓電路，其特征在于， 所述電流產(chǎn)生電路輸出多個所述第二電流， 所述電壓發(fā)生電路接收所述多個第二電流，以產(chǎn)生多個基準(zhǔn)電壓。
【文檔編號】G05F3/24GK104204986SQ201380015584
【公開日】2014年12月10日 申請日期:2013年1月28日 優(yōu)先權(quán)日:2012年3月22日
【發(fā)明者】高田幸輔, 杉浦正一 申請人:精工電子有限公司