專利名稱：電機(jī)驅(qū)動(dòng)系統(tǒng)的實(shí)時(shí)仿真裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及控制器測(cè)試中電機(jī)驅(qū)動(dòng)系統(tǒng)的仿真技術(shù)，更具體地說是涉及一種電機(jī)驅(qū)動(dòng)系統(tǒng)的實(shí)時(shí)仿真裝置。
背景技術(shù)：
電機(jī)驅(qū)動(dòng)系統(tǒng)的控制器的工作原理是采集電機(jī)系統(tǒng)的電流、轉(zhuǎn)速以及轉(zhuǎn)子位置等信息，然后經(jīng)過控制算法運(yùn)算后發(fā)出控制脈沖，通過脈沖電平的高低控制電機(jī)驅(qū)動(dòng)系統(tǒng)里的電力電子器件的開通與關(guān)斷來實(shí)現(xiàn)控制目標(biāo)。因此，為了確?？刂破鞯墓δ?，無論在研發(fā)以及量產(chǎn)的階段都需要對(duì)控制器做詳盡的測(cè)試。傳統(tǒng)的測(cè)試方式是將待測(cè)控制器直接通過實(shí)物進(jìn)行測(cè)試，但這種方法不僅容易損壞電力電子器件以及電機(jī)等實(shí)物，而且在大功率 的場(chǎng)合測(cè)試比較危險(xiǎn)。因此，現(xiàn)在還有一種測(cè)試方法是通過實(shí)時(shí)仿真器來驗(yàn)證待測(cè)控制器的功能，實(shí)時(shí)仿真器主要是在一個(gè)實(shí)時(shí)的硬件平臺(tái)上利用數(shù)學(xué)模型來模擬電機(jī)驅(qū)動(dòng)系統(tǒng)行為的裝置，實(shí)時(shí)仿真器通過I/o接口與待測(cè)控制器實(shí)現(xiàn)交互，利用實(shí)時(shí)仿真器測(cè)試的方式具有安全、測(cè)試自動(dòng)化等優(yōu)點(diǎn)。實(shí)時(shí)仿真器的關(guān)鍵是要能夠及時(shí)準(zhǔn)確地處理發(fā)生在電機(jī)驅(qū)動(dòng)系統(tǒng)仿真裝置采樣點(diǎn)即狀態(tài)更新點(diǎn)之間的控制脈沖電平跳變，目前的實(shí)時(shí)仿真方案采用FPGA以純硬件的方式實(shí)現(xiàn)電機(jī)驅(qū)動(dòng)系統(tǒng)的模型運(yùn)算，通過小步長(zhǎng)來盡可能地及時(shí)處理采樣點(diǎn)間的電平跳變，但FPGA是一個(gè)定點(diǎn)運(yùn)算的平臺(tái)，定點(diǎn)計(jì)算不易控制精度，也不易實(shí)現(xiàn)復(fù)雜的數(shù)學(xué)函數(shù)，導(dǎo)致其不便于支持復(fù)雜的電機(jī)模型，有很大的局限性。

實(shí)用新型內(nèi)容針對(duì)現(xiàn)有技術(shù)中存在的缺陷，本實(shí)用新型的目的是提供一種電機(jī)驅(qū)動(dòng)系統(tǒng)的實(shí)時(shí)
仿真裝置。為達(dá)到上述目的，本實(shí)用新型采用如下的技術(shù)方案一種電機(jī)驅(qū)動(dòng)系統(tǒng)的實(shí)時(shí)仿真裝置，包括PC機(jī)以及PXI主機(jī)，所述PXI主機(jī)與所述PC機(jī)通過網(wǎng)線相連，所述PXI主機(jī)還與待測(cè)控制器實(shí)現(xiàn)雙向通信。PC機(jī)主要用于人機(jī)交互，例如設(shè)置系統(tǒng)參數(shù)、下載模型等。PXI主機(jī)為實(shí)時(shí)仿真器，不僅可以通過高速采集時(shí)鐘去捕獲待測(cè)控制器發(fā)出的脈沖電平跳變事件以及其它的一些I/o接口功能，而且還具有易于編程、計(jì)算能力強(qiáng)，支持復(fù)雜電機(jī)模型且仿真精度高等特點(diǎn)。作為進(jìn)一步改進(jìn)的方案，所述PXI主機(jī)包括FPGA板卡以及PXI實(shí)時(shí)計(jì)算機(jī)，所述FPGA板卡通過PXI總線與所述PXI實(shí)時(shí)計(jì)算機(jī)相連；所述FPGA板卡的I/O接口與待測(cè)控制器相連，所述PXI實(shí)時(shí)計(jì)算機(jī)與所述PC機(jī)相連。FPGA板卡通過I/O接口與待測(cè)控制器進(jìn)行數(shù)據(jù)交換，通過FPGA的高速采集時(shí)鐘去捕獲控制脈沖的電平跳變事件以及其它的一些I/O接口功能，并記錄待測(cè)控制器發(fā)出脈沖電平跳變時(shí)刻等信息，F(xiàn)PGA通過它的高速采集時(shí)鐘來監(jiān)視控制器的脈沖信號(hào)，記錄下脈沖信號(hào)在PXI實(shí)時(shí)計(jì)算機(jī)的兩個(gè)狀態(tài)更新點(diǎn)之間是否有高低電平的跳變，記錄下跳變的次數(shù)以及每次跳變的時(shí)刻和跳變后信號(hào)電平，并將這些信息通過PXI總線傳遞給PXI實(shí)時(shí)計(jì)算機(jī)，有了這些信息后，PXI實(shí)時(shí)計(jì)算機(jī)就無需以非常小的步長(zhǎng)來確保自己能及時(shí)地處理電平跳變事件，只需要利用脈沖跳變的時(shí)刻來將一個(gè)較大的仿真步長(zhǎng)切割成幾個(gè)小的步長(zhǎng)，并根據(jù)跳變后的電平來決定電機(jī)系統(tǒng)的數(shù)學(xué)模型，就可以使得仿真計(jì)算時(shí)的電機(jī)驅(qū)動(dòng)系統(tǒng)模型始終都對(duì)應(yīng)著正確的物理拓?fù)?，從而?shí)現(xiàn)對(duì)電機(jī)驅(qū)動(dòng)系統(tǒng)的準(zhǔn)確仿真。PXI實(shí)時(shí)計(jì)算機(jī)通過幾個(gè)小步完成一個(gè)固定大步的狀態(tài)更新后，它會(huì)將PXI主機(jī)里最新的狀態(tài)量，如電流、轉(zhuǎn)速以及電機(jī)轉(zhuǎn)子位置等通過PXI總線傳遞給FPGA板卡。FPGA板卡通過I/O接口將最新的狀態(tài)量，如電流、轉(zhuǎn)速、轉(zhuǎn)子位置等信息傳遞給待測(cè)控制器，從而完成一次完整的閉環(huán)仿真測(cè)試循環(huán)。總之，PXI實(shí)時(shí)計(jì)算機(jī)負(fù)責(zé)本實(shí)用新型的實(shí)時(shí)仿真裝置的模型運(yùn)算，它利用FPGA板卡記錄的脈沖跳變時(shí)刻來分割仿真步長(zhǎng)從而實(shí)現(xiàn)對(duì)脈沖跳變事件的準(zhǔn)確處理。PXI主機(jī)充分結(jié)合了 FPGA的高速信號(hào)處理能力與PXI實(shí)時(shí)計(jì)算機(jī)中的處理器浮點(diǎn)計(jì)算精度高、函數(shù)豐富的優(yōu)勢(shì)，具有計(jì)算精度高、支持復(fù)雜電機(jī)模型等特點(diǎn)。
圖I是本實(shí)用新型的實(shí)施例的原理示意圖；圖2是圖I中的FPGA板卡捕獲待測(cè)控制器的脈沖電平跳變事件以及PXI實(shí)時(shí)計(jì)算機(jī)分割仿真步長(zhǎng)的示意圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例進(jìn)一步說明本實(shí)用新型的技術(shù)方案。請(qǐng)參閱圖I所示的一種電機(jī)驅(qū)動(dòng)系統(tǒng)的實(shí)時(shí)仿真裝置，包括PC機(jī)11以及PXI主機(jī)12，PXI主機(jī)12與PC機(jī)11通過網(wǎng)線相連，PXI主機(jī)12還與待測(cè)控制器20實(shí)現(xiàn)雙向通信。PXI主機(jī)12包括FPGA板卡121以及PXI實(shí)時(shí)計(jì)算機(jī)122，F(xiàn)PGA板卡121通過PXI總線123與PXI實(shí)時(shí)計(jì)算機(jī)122相連，F(xiàn)PGA板卡的I/O接口與待測(cè)控制器20相連，PXI實(shí)時(shí)計(jì)算機(jī)122與PC機(jī)11相連。需要說明的是，PXI實(shí)時(shí)計(jì)算機(jī)122雖然支持精度高的浮點(diǎn)運(yùn)算和復(fù)雜的數(shù)學(xué)函數(shù)，但是其處理器平臺(tái)一般只能實(shí)現(xiàn)較大步長(zhǎng)的仿真，單獨(dú)的PXI實(shí)時(shí)計(jì)算機(jī)122不符合電機(jī)驅(qū)動(dòng)系統(tǒng)實(shí)時(shí)仿真的需要，其只有與FPGA板卡配合使用，才符合各種復(fù)雜電機(jī)模型電機(jī)驅(qū)動(dòng)系統(tǒng)實(shí)時(shí)仿真的需要。再請(qǐng)參閱圖2所示,其中坐標(biāo)系21表示FPGA板卡中的高速數(shù)據(jù)采集時(shí)鐘,坐標(biāo)系22表示待測(cè)控制器的脈沖電平跳變事件，坐標(biāo)系23表示PXI實(shí)時(shí)計(jì)算機(jī)分割的仿真步長(zhǎng)。工作時(shí)，PXI實(shí)時(shí)計(jì)算機(jī)122以一個(gè)固定的步長(zhǎng)Ts來更新系統(tǒng)的狀態(tài)，假設(shè)以PXI實(shí)時(shí)計(jì)算機(jī)122的固定步長(zhǎng)Ts來采集待測(cè)控制器的脈沖信號(hào)，那么在時(shí)刻h就只知道脈沖信號(hào)是高電平，而沒有狀態(tài)更新點(diǎn)之間的脈沖跳變信息，它就會(huì)誤認(rèn)為脈沖信號(hào)從時(shí)刻h到時(shí)刻h一直都保持著高電平，這樣會(huì)導(dǎo)致錯(cuò)誤的仿真結(jié)果。而通過FPGA板卡121的高速數(shù)據(jù)采集時(shí)鐘監(jiān)視待測(cè)控制器20發(fā)出的脈沖信號(hào)，這樣可以記錄脈沖信號(hào)在PXI實(shí)時(shí)計(jì)算機(jī)兩個(gè)狀態(tài)更新點(diǎn)h、h之間是否有高低電平的跳變，并記錄跳變的次數(shù)以及每次跳變的時(shí)刻和跳變后信號(hào)電平，F(xiàn)PGA板卡121再將這些信息通過PXI總線123傳遞給PXI實(shí)時(shí)計(jì)算機(jī)122，從圖2中可以看出時(shí)刻h至?xí)r刻h的一個(gè)固定步長(zhǎng)Ts中，脈沖信號(hào)在時(shí)刻tn有一次由高電平到低電平的跳變，在時(shí)刻t12有一次由低電平到高電平的跳變，這樣PXI實(shí)時(shí)計(jì)算機(jī)122會(huì)利用脈沖跳變的信息將固定步長(zhǎng)Ts切割成幾個(gè)小的步長(zhǎng)Tn、T12, T13,并根據(jù)這三小步各自對(duì)應(yīng)的脈沖電平(高、低、高)來決定每個(gè)小步長(zhǎng)對(duì)應(yīng)的電機(jī)系統(tǒng)模型，保證仿真計(jì)算時(shí)的電機(jī)驅(qū)動(dòng)系統(tǒng)模型始終都對(duì)應(yīng)著正確的物理拓?fù)?。PXI實(shí)時(shí)計(jì)算機(jī)通過上述幾個(gè)小步完成一個(gè)固定大步的狀態(tài)更新后，將電機(jī)驅(qū)動(dòng)系統(tǒng)模型里最新的狀態(tài)量如電流、轉(zhuǎn)速、電機(jī)轉(zhuǎn)子位置等通過PXI總線傳遞給FPGA板卡，F(xiàn)PGA板卡通過I/O接口再將上述的狀態(tài)量信息傳遞給待測(cè)控制器，從而完成一次完整的閉環(huán)仿真測(cè)試循環(huán)。同理可知，在時(shí)刻h到時(shí)刻t2的一個(gè)固定步長(zhǎng)Ts中，脈沖信號(hào)在時(shí)刻t21時(shí)有一次由高電平到低電平的跳變，這樣PXI實(shí)時(shí)計(jì)算機(jī)122會(huì)利用脈沖跳變的信息將固定步長(zhǎng)Ts切割成二個(gè)小的步長(zhǎng)T21、T22，并根據(jù)這兩小步對(duì)應(yīng)的脈沖電平來決定對(duì)應(yīng)的電機(jī)系統(tǒng)模型，保證仿真計(jì)算時(shí)的電機(jī)驅(qū)動(dòng)系統(tǒng)模型能夠?qū)?yīng)著正確的物理拓?fù)?。本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的實(shí)施例僅是用來說明本實(shí)用新型的目的，而并非用作對(duì)本實(shí)用新型的限定，只要在本 實(shí)用新型的實(shí)質(zhì)范圍內(nèi)，對(duì)以上所述實(shí)施例的變化、變型都將落在本實(shí)用新型的權(quán)利要求的范圍內(nèi)。
權(quán)利要求1.一種電機(jī)驅(qū)動(dòng)系統(tǒng)的實(shí)時(shí)仿真裝置，其特征在于 包括PC機(jī)以及PXI主機(jī)，所述PXI主機(jī)與所述PC機(jī)通過網(wǎng)線相連，所述PXI主機(jī)還與待測(cè)控制器實(shí)現(xiàn)雙向通信。
2.根據(jù)權(quán)利要求I所述的實(shí)時(shí)仿真裝置，其特征在于 所述PXI主機(jī)包括FPGA板卡以及PXI實(shí)時(shí)計(jì)算機(jī)，所述FPGA板卡通過PXI總線與所述PXI實(shí)時(shí)計(jì)算機(jī)相連；所述FPGA板卡的I/O接口與待測(cè)控制器相連；所述PXI實(shí)時(shí)計(jì)算機(jī)與所述PC機(jī)相連。
專利摘要本實(shí)用新型公開了一種電機(jī)驅(qū)動(dòng)系統(tǒng)的實(shí)時(shí)仿真裝置，包括PC機(jī)以及PXI主機(jī)，所述PXI主機(jī)與所述PC機(jī)通過網(wǎng)線相連，所述PXI主機(jī)還與待測(cè)控制器實(shí)現(xiàn)雙向通信。PC機(jī)主要用于人機(jī)交互，例如設(shè)置系統(tǒng)參數(shù)、下載模型等。PXI主機(jī)為仿真器，不僅可以通過高速采集時(shí)鐘去捕獲待測(cè)控制器發(fā)出的脈沖電平跳變事件以及其它的一些I/O接口功能，而且還具有易于編程、計(jì)算能力強(qiáng)，支持復(fù)雜電機(jī)模型且仿真精度高等特點(diǎn)。
文檔編號(hào)G05B17/02GK202583725SQ20122009397
公開日2012年12月5日 申請(qǐng)日期2012年3月13日 優(yōu)先權(quán)日2012年3月13日
發(fā)明者汪新星, 劉旭 申請(qǐng)人:上海遠(yuǎn)寬能源科技有限公司