專利名稱：一種帶隙基準(zhǔn)電壓源電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路供電技術(shù)領(lǐng)域，尤其涉及一種帶隙基準(zhǔn)電壓源電路。
背景技術(shù)：
在模擬集成電路或混合信號設(shè)計領(lǐng)域，基準(zhǔn)電壓源是一很重要的模塊，為系統(tǒng)提供電壓基準(zhǔn)和電流基準(zhǔn)。隨著電路集成度的提高，基準(zhǔn)電壓源也越來越多的集成到芯片內(nèi)部，以降低系統(tǒng)成本。傳統(tǒng)的基準(zhǔn)電壓源通常依靠帶隙基準(zhǔn)電壓源電路產(chǎn)生，如圖I所示，該帶隙基準(zhǔn)電壓源電路包含誤差放大器、PMOS鏡像電流源、PNP管及電阻，而基準(zhǔn)電壓通常由包含PMOS 管PM3的鏡像電流源、電阻R2及PNP管Q3的單獨一條支路(在圖I中以虛線標(biāo)出)生成。但是，上述帶隙基準(zhǔn)電壓源電路具有多種缺陷因其包含誤差放大器及相應(yīng)的偏置電路，因此存在面積較大的問題；誤差放大器自身的失調(diào)電壓及噪聲也會加到基準(zhǔn)電壓輸出端Vref，而且，由于基準(zhǔn)電壓由一支路單獨生成，因此，該帶隙基準(zhǔn)電壓源電路中PM3、 PMl和PM2鏡像電流源間的鏡像失配也會加大基準(zhǔn)電壓的失調(diào)電壓。
發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種帶隙基準(zhǔn)電壓源電路，以解決現(xiàn)有技術(shù)中存在的面積大、失調(diào)電壓大的問題。為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案一種帶隙基準(zhǔn)電壓源電路，包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四 PMOS管、第一 NPN型三極管、第二 NPN型三極管、第一電阻和第二電阻；其中所述第一 PMOS管和第二 PMOS管的源極和襯底接入電源電壓；所述第一 PMOS管和第二 PMOS管的柵極同時連接至所述第四PMOS管的源極及所述第二 PMOS管的漏極；所述第一 PMOS管的漏極連接至所述第三PMOS管的源極；所述第三PMOS管和第四PMOS管的襯底接入電源電壓；所述第三PMOS管和第四PMOS管的柵極同時連接至所述第二 NPN型三極管的集電極及所述第四PMOS管的漏極；所述第三PMOS管的漏極通過所述第二電阻連接至所述第一 NPN三極管的集電極；所述第一 NPN型三極管和第二 NPN型三極管的基極連接至所述第一 NPN型三極管的集電極；所述第一 NPN型三極管的發(fā)射極接地；所述第二 NPN型三極管的發(fā)射極通過所述第一電阻接地；所述第三PMOS管的漏極作為基準(zhǔn)電壓輸出端。優(yōu)選的，所述第一 PMOS管和第二 PMOS管的器件參數(shù)相同；所述第三PMOS管和第四PMOS管的器件參數(shù)相同；所述第一 NPN型三極管和第二 NPN三極管的發(fā)射極面積比為
權(quán)利要求
1.一種帶隙基準(zhǔn)電壓源電路，其特征在于，包括第一 PMOS管、第二 PMOS管、第三PMOS 管、第四PMOS管、第一 NPN型三極管、第二 NPN型三極管、第一電阻和第二電阻；其中所述第一 PMOS管和第二 PMOS管的源極和襯底接入電源電壓；所述第一 PMOS管和第二 PMOS管的柵極同時連接至所述第四PMOS管的源極及所述第二 PMOS管的漏極；所述第一 PMOS管的漏極連接至所述第三PMOS管的源極；所述第三PMOS管和第四PMOS管的襯底接入電源電壓；所述第三PMOS管和第四PMOS管的柵極同時連接至所述第二 NPN型三極管的集電極及所述第四PMOS管的漏極；所述第三PMOS管的漏極通過所述第二電阻連接至所述第一 NPN三極管的集電極；所述第一 NPN型三極管和第二 NPN型三極管的基極連接至所述第一 NPN型三極管的集電極；所述第一 NPN型三極管的發(fā)射極接地；所述第二 NPN型三極管的發(fā)射極通過所述第一電阻接地；所述第三PMOS管的漏極作為基準(zhǔn)電壓輸出端。
2.根據(jù)權(quán)利要求I所述的電路，其特征在于所述第一PMOS管和第二 PMOS管的器件參數(shù)相同；所述第三PMOS管和第四PMOS管的器件參數(shù)相同；所述第一NPN型三極管和第二NPN三極管的發(fā)射極面積比為η
全文摘要
本發(fā)明實施例公開了一種帶隙基準(zhǔn)電壓源電路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NPN型三極管、第二NPN型三極管、第一電阻和第二電阻。本發(fā)明公開的帶隙基準(zhǔn)電壓源電路中沒有用到誤差放大器，因此省去了誤差放大器自身的失調(diào)電壓電壓及噪聲對系統(tǒng)的影響，并且節(jié)省了功耗和面積；另外，基準(zhǔn)電壓Vref的輸出支路并未采用一個支路單獨產(chǎn)生，也在一定程度上避免了電流鏡像失陪引起的失調(diào)電壓的影響，并且節(jié)省了面積和功耗。
文檔編號G05F1/56GK102609027SQ20121008871
公開日2012年7月25日 申請日期2012年3月29日 優(yōu)先權(quán)日2012年3月29日
發(fā)明者王帥旗, 賈曉偉, 鄧龍利 申請人:北京經(jīng)緯恒潤科技有限公司