專利名稱：微波設(shè)備的控制裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種微波設(shè)備的控制裝置，特別涉及可應(yīng)用于多種微波設(shè)備的通用控制裝置。
背景技術(shù)：
CPCI控制板是將一系列的微處理器、存儲器按照一個要求設(shè)計出的控制電路系統(tǒng)。而通用的控制電路系統(tǒng)是基于傳統(tǒng)的硬件平臺來實現(xiàn)共通的功能。也就是說設(shè)計一個通用的硬件平臺使其為多種微波裝置提供控制電路，而無需針對每種微波裝置都重新設(shè)計。微波設(shè)備廣泛應(yīng)用于航空航天與軍用產(chǎn)品、汽車、廣播、消費類電子、高性能計算、 工業(yè)、醫(yī)療無線通信、有線通信、音頻、安全系統(tǒng)、視頻與影像等領(lǐng)域。如何提供有效的微波設(shè)備，如何開發(fā)一個通用的高效穩(wěn)定的控制平臺是眾多應(yīng)用領(lǐng)域中的共同的課題。高效穩(wěn)定的控制平臺要想得到良好的控制效果，首先必須建立堅固的底層控制平臺，這是最首要的問題。而堅固的底層平臺必須具備以下幾個方面的特性抗干擾性、高穩(wěn)定性、高可靠性、開放性、獨立性以及一定的智能性。微波設(shè)備由于其自身可能產(chǎn)生一些相關(guān)的電磁干擾信號，因而在微波設(shè)備中的抗干擾性尤為重要，而高穩(wěn)定性與可靠性主要表現(xiàn)在現(xiàn)今的用戶對于微波設(shè)備的使用時間與使用要求越來越高，為滿足用戶不斷提高的要求，同時還必須對設(shè)備性能進行改進；開放性指的是提供與其相關(guān)的控制元件或系統(tǒng)的接口 ；獨立性表現(xiàn)于其底層控制自成系統(tǒng)，當相關(guān)上層的控制出現(xiàn)問題的時候，它能夠自由調(diào)度底層相關(guān)的資源，使底層控制不至于癱瘓； 智能性表示了它必須擁有基礎(chǔ)的運算與邏輯判斷能力。隨著科學(xué)技術(shù)的發(fā)展，傳統(tǒng)的微波信號處理系統(tǒng)由于專用性強，兼容性差，影響了系統(tǒng)的通用性和其擴展能力，不能滿足現(xiàn)代雷達實時高速的信號處理需求。設(shè)計通用并行信號處理系統(tǒng)已經(jīng)成為高速實時信號處理發(fā)展的必然趨勢，而基于CPCI總線的多DSP信號處理模板設(shè)計是該領(lǐng)域的研究熱點之一。

實用新型內(nèi)容本實用新型是鑒于上述問題而完成的，其目的在于提供一種微波設(shè)備的控制裝置，基于CPCI接口標準并采用spartan6 FPGA，具有良好的功耗控制和低成本控制，能夠構(gòu)筑高性能且低成本低功耗的通用的微波設(shè)備的控制裝置。本實用新型提供一種微波設(shè)備的控制裝置，其特征在于，包括通過數(shù)據(jù)總線與上述A/D-D/A輸出模塊相連接、接受來自上述A/D-D/A輸出模塊采集到的數(shù)據(jù)、并且向上述A/ D-D/A輸出模塊輸出控制信號和數(shù)據(jù)的核心處理模塊；通過數(shù)據(jù)總線與上述核心處理模塊連接的、向各接口輸出相應(yīng)的控制電壓的電壓輸出模塊；通過數(shù)據(jù)總線與上述核心處理模塊連接的、并且向所連接的外部設(shè)備輸出控制信號和數(shù)據(jù)的輸入輸出控制模塊；通過數(shù)據(jù)總線與上述核心處理模塊連接的、向所連接的設(shè)備輸出控制信號和數(shù)據(jù)的CPCIJl接口模塊；和通過數(shù)據(jù)總線與上述核心處理模塊連接的、向所連接的設(shè)備輸出控制信號和數(shù)據(jù)的 CPCI_J5接口模塊。還包括信號調(diào)制模塊，其與所述CPCIJl接口模塊和所述CPCI_J5接口模塊相連接；和A/D轉(zhuǎn)換模塊，其通過10位數(shù)據(jù)總線與所述信號調(diào)制模塊相連接，并通過數(shù)據(jù)總線與所述核心處理模塊相連接。根據(jù)本實用新型的微波設(shè)備的控制裝置，其中，還包括接收通過接口采集后輸入的模擬信號的信號調(diào)制模塊；和通過10位數(shù)據(jù)總線接收由上述信號調(diào)制模塊進行整波后的模擬信號、進行模數(shù)轉(zhuǎn)換并通過數(shù)據(jù)總線將經(jīng)轉(zhuǎn)換得到的數(shù)字信號發(fā)送至上述核心處理模塊的A/D轉(zhuǎn)換模塊。根據(jù)本實用新型的微波設(shè)備的控制裝置，其中，核心處理模塊采用FPGA芯片 XC6SLX25CSG324。本實用新型的微波設(shè)備的控制裝置基于標準CPCI板卡結(jié)構(gòu)設(shè)計，能夠提供多種直流電源，并且對多路電源具有濾波設(shè)計，較大地減小了對所應(yīng)用的微波設(shè)備中的其他組件的影響。并且在集成過程中能夠最大限度地減少電源模塊的使用，從而減小應(yīng)用該裝置的微波設(shè)備的體積。本實用新型的微波設(shè)備的控制裝置采用CPCI接口，CPCI標準具有種種優(yōu)點。它與傳統(tǒng)的桌面PCI系統(tǒng)完全兼容，在64位/66M總線接口下能提供每秒高達512MB的帶寬。它支持用在桌面PC和工作站上的完全一樣的接口芯片。使用CPCI能利用在桌面工作站上開發(fā)的整個應(yīng)用，無需任何改變就能將其移到目標環(huán)境，極大地縮短了產(chǎn)品推向市場的時間。本實用新型的微波設(shè)備的控制裝置基于spartan6 FPGA, Spartan6FPGA為成本敏感型應(yīng)用提供了低風險、低成本和低功耗的最佳平衡，現(xiàn)采用ISE Design Suite 12. 4，能夠在功耗降低大約42%的同時，將性能提高12%左右。Spartan-6 FPGA可提供先進的電源管理技術(shù)、多達15萬個的邏輯單元、集成PCI Express模塊、高級存儲器支持、250MHz DSP Slice。本實用新型的微波設(shè)備的控制裝置利用集成式端點模塊實現(xiàn)PCI Express，利用低功耗250MHz DSP48A1 slice和18x18乘法器構(gòu)建DSP應(yīng)用。由此，能夠輕松滿足系統(tǒng)級要求，利用有限的片上本地存儲器，帶有雙端口塊RAM，可以分別存儲18Kb的內(nèi)容。綜上所述，本實用新型的微波設(shè)備的控制裝置具有低成本、高可靠性、通用性強、功能多等優(yōu)點。

圖I為表示本實用新型的微波設(shè)備的控制裝置的結(jié)構(gòu)的示意圖。圖2為表示本實用新型的微波設(shè)備的控制裝置的模擬信號處理的流程示意圖。圖3為表示本實用新型的微波設(shè)備的控制裝置的AGC電路的原理圖。圖4為表示本實用新型的微波設(shè)備的控制裝置的ADC電路的原理圖。圖5為表示本實用新型的微波設(shè)備的控制裝置的電源電路的原理圖。圖6為表示本實用新型的微波設(shè)備的控制裝置的FPGA_I/0電路的原理圖。圖7為表示本實用新型的微波設(shè)備的控制裝置的FPGA電源及CFG電路的原理圖。圖8為表示本實用新型的微波設(shè)備的控制裝置的用戶I/O電路的原理圖。[0025]圖9為表示本實用新型的微波設(shè)備的控制裝置的CPCIJl插座定義電路的原理圖。圖10為表示本實用新型的微波設(shè)備的控制裝置的CPCI_J5插座定義電路的原理圖。附圖標記說明I-核心處理模塊；2-A/D_D/A輸出模塊；3_電壓輸出模塊；4_輸入輸出模塊； 5-CPCI_Jl接口模塊；6-CPCI_J5接口模塊；7_模擬信號輸入；8_信號調(diào)制模塊；9_信號傳輸模塊；10-A/D轉(zhuǎn)換模塊；11-數(shù)字信號。
具體實施方式
以下，結(jié)合附圖對本實用新型的結(jié)構(gòu)和操作過程進行更具體的說明。圖I為表示本實用新型的微波設(shè)備的控制裝置的結(jié)構(gòu)的示意圖。如圖I所示，本實用新型的微波設(shè)備的控制裝置包括核心處理模塊I、A/D-D/A輸出模塊2、電壓輸出模塊3、 輸入輸出模塊4、CPCIJl接口模塊5、CPCI_J5接口模塊6。具體而言，核心處理模塊I通過數(shù)據(jù)總線與A/D-D/A輸出模塊2相連接，并接受來自A/D-D/A輸出模塊2采集到的數(shù)據(jù)， 并且向A/D-D/A輸出模塊2輸出控制信號和數(shù)據(jù)；核心處理模塊I通過數(shù)據(jù)總線與電壓輸出模塊3相連接，向電壓輸出模塊3輸出控制信號，使電壓輸出模塊3向各接口輸出相應(yīng)的控制電壓；核心處理模塊I通過數(shù)據(jù)總線與輸入輸出控制模塊4相連接，并通過輸入輸出控制模塊4向連接設(shè)備輸出控制信號和數(shù)據(jù)；核心處理模塊I通過數(shù)據(jù)總線與CPCIJl接口 5模塊相連接，通過該接口向連接設(shè)備輸出控制信號和數(shù)據(jù)；核心處理模塊I通過數(shù)據(jù)總線與CPCI_J5接口模塊6相連接，通過該接口向連接設(shè)備輸出控制信號和數(shù)據(jù)。微波設(shè)備的控制裝置中，核心處理模塊采用了 Xilinx公司的FPGA芯片 XC6SLX25CSG324，它與A/D部分采用了 10位的數(shù)據(jù)總線相連接，與D/A部分通過12位數(shù)據(jù)總線連接。采用并行數(shù)據(jù)總線會大大提高數(shù)據(jù)傳輸?shù)乃俣龋瑫r也易于FPGA的處理，改善了微波設(shè)備的控制裝置在數(shù)據(jù)處理時的實時性。此外，電壓輸出部分能夠通過采用高可靠性的電壓轉(zhuǎn)換芯片來保證各種電壓輸出的穩(wěn)定性和可靠性。此外，輸入輸出模塊4由FPGA 的I/O直接引出。此外，cpci接口部分提供了標準的Jl和J5接口，其中Jl為標準的PCI 接口，J5則是自定義的一些接口，主要包括8對LVDS接口、I路雙向RS485接口、3路單向 RS485接口以及JTAG接口。所述核心處理模塊采用基于spartan6 FPGA的處理器,Spartan6FPGA為成本敏感型應(yīng)用提供了低風險、低成本和低功耗的最佳平衡，采用ISE Design Suite 12. 4進行設(shè)計，能夠在功耗降低大約42%的同時，將性能提高12%左右。Spartan-6 FPGA可提供先進的電源管理技術(shù)、多達15萬個的邏輯單元、集成PCI Express模塊、高級存儲器支持以及 250MHz DSP Slice。FPGA(現(xiàn)場可編程門陣列)是專用集成電路(ASIC)中集成度最高的一種，在本實用新型中，對FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實現(xiàn)用戶的邏輯。對于FPGA的編程數(shù)據(jù)，放在Flash芯片中，通過上電加載到FPGA中，對其進行初始化。并且可以在線對其編程，實現(xiàn)系統(tǒng)在線重構(gòu)，這一特性可以構(gòu)建一個根據(jù)計算任務(wù)不同而實時定制的CPU。圖2為表示本實用新型的微波設(shè)備的控制裝置模擬信號處理的流程的示意圖。[0035]如圖所示，模擬信號通過接口采集后輸入至信號調(diào)制模塊8，信號調(diào)制模塊8將輸入的模擬信號整波后，通過10位數(shù)據(jù)總線發(fā)送至A/D轉(zhuǎn)換模塊10 ;A/D轉(zhuǎn)換模塊10將通過數(shù)據(jù)總線接收到的數(shù)據(jù)進行快速A/D轉(zhuǎn)換模塊，將經(jīng)快速A/D轉(zhuǎn)換模塊所得到的數(shù)字信號數(shù)據(jù)通過12位數(shù)據(jù)總線發(fā)送至核心處理模塊I (本發(fā)明的核心處理模塊采用的spartan6 FPGA處理器)中進行相應(yīng)的計算處理。數(shù)字信號通過包括PCI接口、RS485接口等的接口輸入到核心處理模塊I中進行處理。本實用新型的微波設(shè)備的控制裝置采用A/D公司的A/D9215來進行高速的A/D轉(zhuǎn)換。A/D9215為10位，采用率最高可達105M的高速A/D轉(zhuǎn)換器；D/A部分采用A/D9742來實現(xiàn)數(shù)模轉(zhuǎn)換，A/D9742為12位，最高轉(zhuǎn)換率可達165MSPS。此外，本實用新型的微波設(shè)備的控制裝置的RS485總線收發(fā)器采用MAX3076來實現(xiàn)，MAX3076可支持的最高傳輸速率為 16Mbpso圖3為表示本實用新型的微波設(shè)備的控制裝置的AGC電路的原理圖。本實用新型采用了 A/D公司的A/D9742ARU作為AGC電路的核心，并采用A/ D8317ACPZ為其提供電壓。AGC電路的作用在于當輸入信號電壓變化很大時，保持接收機輸出電壓恒定或基本不變。當輸入信號很弱時，接收機的增益大，自動增益控制電路不起作用；當輸入信號很強時，自動增益控制電路進行控制，使接收機的增益減小。當接收信號強度變化時，接收機的輸出端的電壓或功率基本不變或保持恒定。因此對AGC電路的要求是: 在輸入信號較小時，AGC電路不起作用，只有當輸入信號增大到一定程度后，AGC電路才起控制作用，使增益隨輸入信號的增大而減少。為實現(xiàn)上述要求，本實用新型采用一個能隨外來信號強弱而變化的控制電壓或電流信號，利用這個信號對放大器的增益自動進行控制。由上述分析可知，調(diào)幅中頻信號經(jīng)幅度檢波后，在它的輸出中除音頻信號外，還含有直流分量。直流分量大小與中頻載波的振幅成正比，也即與外來高頻信號成正比。因此，可將檢波器輸出的直流分量作為AGC控制信號。AGC電路可以分為增益受控放大電路和控制電壓形成電路。增益受控放大電路位于正向放大通路，其增益隨控制電壓UO而改變。控制電壓形成電路的基本部件是AGC整流器和低通平滑濾波器，有時也包含門電路和直流放大器等部件。圖4為表示本實用新型的微波設(shè)備的控制裝置的ADC電路原理圖。本實用新型的微波設(shè)備的控制裝置的ADC電路的功能是將輸入的模擬量轉(zhuǎn)換為數(shù)字量，轉(zhuǎn)換過程一般包括采樣、保持、量化和編碼四個步驟。在實際的A/D轉(zhuǎn)換中，采樣和保持往往合并進行，而量化和編碼也是同時完成的，且所用時間是采樣保持時間的一部分。該微波設(shè)備的控制裝置采用A/D公司的A/D9215來進行高速的A/D轉(zhuǎn)換。A/D9215 為10位、采用率最高可達105M的高速A/D轉(zhuǎn)換器；D/A部分采用A/D9742來實現(xiàn)數(shù)模轉(zhuǎn)換， A/D9742為12位，最高轉(zhuǎn)換率可達165MSPS。該微波設(shè)備的控制裝置的RS485總線收發(fā)器采用MAX3076來實現(xiàn)，MAX3076可支持的最高傳輸速率為16Mbps。圖5為表示本實用新型的微波設(shè)備的控制裝置的電源電路的原理圖。如圖所示，本實用新型的微波設(shè)備的控制裝置的電源供電電路采用了線性穩(wěn)壓器LT1764EQ線性變換后為其提供板上電壓。圖5、6分別表示本實用新型的微波設(shè)備的控制裝置的FPGA_I/0電路的原理圖和 FPGA電源及CFG電路的原理圖。如圖所示、本實用新型的微波設(shè)備的控制裝置核心處理模塊采用了 Xilinx公司的FPGA芯片JC6SLX25CSG3M，它與A/D部分采用10位的數(shù)據(jù)總線相連接，與D/A部分通過12位數(shù)據(jù)總線連接。采用并行的數(shù)據(jù)總線大大提高了數(shù)據(jù)傳輸?shù)乃俣?，同時也易于FPGA 的處理，改善了微波設(shè)備的控制裝置進行數(shù)據(jù)處理時的實時性。電壓輸出部分能夠通過采用高可靠性的電壓轉(zhuǎn)換芯片來保證各種電壓輸出的穩(wěn)定性和可靠性。輸入輸出模塊部分由 FPGA的I/O直接引出。微波設(shè)備的控制裝置的CPCI接口部分提供了標準的Jl和J5接口， 其中，Jl為標準的PCI接口，J5則是自定義的一些接口，主要包括8對LVDS接口、1路雙向RS485接口、3路單向RS485接口以及JTAG接口。圖7為表示本實用新型的微波設(shè)備的控制裝置的用戶I/O電路的原理圖。本裝置包括有45路LVCMOS電平的I/O控制信號、4路TTL電平的I/O控制信號、 8路LVDS的差分接口、3路的A/D輸入和1路的D/A輸出和1路同步485接口等控制接口， 能夠?qū)崿F(xiàn)對大量標準或者非標準的微波設(shè)備的控制。圖9為表示本實用新型的微波設(shè)備的控制裝置的CPCIJl插座定義電路的原理圖。CPCI_J1插座電路硬件主要包括處理器、雙口共享存儲器、通信控制器、隔離變壓器、字節(jié)程序存儲器、字節(jié)數(shù)據(jù)存儲器、時鐘、譯碼控制電路。具體而言，CPCIJl總線控制器完成CPCIJl總線與板內(nèi)總線之間的轉(zhuǎn)換；中斷控制電路實現(xiàn)中斷功能；處理器用來實時監(jiān)視并處理通信控制器信息；雙口存儲器用來與主機交換命令和信息(數(shù)據(jù))；程序存儲器用來存放實時處理程序；數(shù)據(jù)存儲器用來存放實時處理程序的數(shù)據(jù)資源；通信控制器用來實現(xiàn)接口通信控制；時鐘用來提供處理器和通信控制器所需的時鐘；變壓器為接口電路。當CPCIJl總線控制器工作在BC模式時，主機系統(tǒng)(根據(jù)通信系統(tǒng)要求)將信息組織好并按協(xié)議要求加載到雙口存儲器中，通過啟動信息傳輸命令。CPCI_J1總線控制器在收到命令后，對信息進行檢測，如正確，執(zhí)行相應(yīng)的傳輸，并返回傳輸執(zhí)行結(jié)果；否則，不執(zhí)行傳輸，返回命令錯誤狀態(tài)。當CPCIJl總線控制器工作在RT模式時，實時監(jiān)測通信控制器總線上的信息，自動響應(yīng)(完成)BC的有效指令，并將接收到的信息進行解釋，存放在雙口存儲器中，通過中斷通知主機有信息傳輸。當CPCIJl總線控制器工作在MT模式時，實時接收來自通信控制器總線上的信息，并按順序存入雙口緩沖區(qū)，通過中斷通知主機有新信息。圖10為表示本實用新型的微波設(shè)備的控制裝置的CPCI_J5插座定義電路的原理圖。本實用新型針對傳統(tǒng)的微波信號處理系統(tǒng)通用性和擴展能力差提出一種基于 Spartan-6 FPGA芯片實現(xiàn)與CPCI總線通信的高速、通用性強的控制處理系統(tǒng)。
權(quán)利要求1.一種微波設(shè)備的控制裝置，其特征在于，包括核心處理模塊；A/D-D/A輸出模塊，其通過數(shù)據(jù)總線與所述核心處理模塊相連接；電壓輸出模塊，其通過數(shù)據(jù)總線與所述核心處理模塊相連接，并與各接口相連接；輸入輸出控制模塊，其通過數(shù)據(jù)總線與所述核心處理模塊相連接，并且與所述微波設(shè)備的控制裝置連接的外部設(shè)備相連接；CPCI_J1接口模塊，其通過數(shù)據(jù)總線與所述核心處理模塊相連接，并且與所述微波設(shè)備的控制裝置連接的外部設(shè)備相連接；和CPCI_J5接口模塊，其通過數(shù)據(jù)總線與所述核心處理模塊相連接，并且與所述微波設(shè)備的控制裝置連接的外部設(shè)備相連接。
2.根據(jù)權(quán)利要求I所述的微波設(shè)備的控制裝置，其特征在于，還包括信號調(diào)制模塊，其與所述CPCIJl接口模塊和所述CPCI_J5接口模塊相連接；和A/D轉(zhuǎn)換模塊，其通過10位數(shù)據(jù)總線與所述信號調(diào)制模塊相連接，并通過數(shù)據(jù)總線與所述核心處理模塊相連接。
專利摘要本實用新型提供一種微波設(shè)備的控制裝置，其特征在于，包括核心處理模塊、A/D-D/A輸出模塊、電壓輸出模塊、輸入輸出模塊、CPCI_J1接口模塊、CPCI_J5接口模塊。本實用新型的微波設(shè)備的控制裝置利用集成式端點模塊實現(xiàn)PCI Express，利用低功耗250MHz DSP48A1 slice和18x18乘法器構(gòu)建DSP應(yīng)用。由此，能夠輕松滿足系統(tǒng)級要求，利用有限的片上本地存儲器，帶有雙端口塊RAM，可以分別存儲18Kb的內(nèi)容。綜上所述，本實用新型的微波設(shè)備的控制裝置具有低成本、高可靠性、通用性強、功能多等優(yōu)點。
文檔編號G05B19/042GK202306216SQ201120252169
公開日2012年7月4日 申請日期2011年7月18日 優(yōu)先權(quán)日2011年7月18日
發(fā)明者秦建民 申請人:北京航天福道高技術(shù)股份有限公司