專利名稱：半導體器件的制作方法
技術領域：
本發(fā)明涉及一種在芯片尺寸封裝(Chip Size Package，CSP)中安裝了具有電壓調(diào)節(jié)器(voltage regulator)的IC芯片的半導體器件，具體地說，涉及一種具有電壓調(diào)節(jié)器的半導體器件，該電壓調(diào)節(jié)器具有連接在電壓調(diào)節(jié)器的輸出端與接地端之間的、用于相位補償?shù)碾娙萜鳌?br> 背景技術：
在相關技術中，在包括電壓調(diào)節(jié)器的IC芯片中，輸出電容器與負載并聯(lián)地連接到電壓調(diào)節(jié)器的輸出端。通常，電解電容器或鉭質電解電容器被用作輸出電容器，但近來，體積小、容量大的多層陶瓷電容器(stacked ceramiccondenser)已經(jīng)被開發(fā)出來并且已經(jīng)投入實際應用。
電解電容器、鉭質電解電容器(tantalum condenser)和多層陶瓷電容器具有不同的等效串聯(lián)電阻(需要時縮寫為“ESR(equivalent series resistance)”)。例如，電解電容器的等效串聯(lián)電阻為0.1-100Ω，鉭質電解電容器的等效串聯(lián)電阻為0.1-10Ω，而陶瓷電容器的等效串聯(lián)電阻為0.001-0.1Ω。由于連接到輸出端的電容器的等效串聯(lián)電阻不同，因此有時不能根據(jù)電容器的類型適當?shù)貓?zhí)行電壓調(diào)節(jié)器的相位補償。
通常，還在電壓調(diào)節(jié)器的電路中對電壓調(diào)節(jié)器進行相位補償；當輸出電容器與電壓調(diào)節(jié)器結合(combine)時，在頻率特性曲線中出現(xiàn)零點，因此，在頻率增益接近0dB的區(qū)域中出現(xiàn)相位容限(phase margin)。但是，當?shù)刃Т?lián)電阻很小的陶瓷電容器被連接到電壓調(diào)節(jié)器時，頻率特性曲線中的上述零點移動到高頻側，在頻率增益接近0dB的區(qū)域中不出現(xiàn)相位容限，而這會引起振蕩。為了解決這個問題，當陶瓷電容器被用作輸出電容器時，將電阻值為0.001mΩ到1.5Ω的電阻器與陶瓷電容器串聯(lián)連接，以彌補等效串聯(lián)電阻的不足。
例如，已經(jīng)公開的日本專利申請No.2003-86683公開了一種這個領域中的技術。
圖11為示出了相關技術的半導體器件的例子的電路圖，其中，具有電壓調(diào)節(jié)器的IC芯片被安裝在芯片尺寸封裝(CSP)中。
圖11中示出的半導體器件包括CSP 101、負載102、起輸入電源作用的直流電源103、具有電壓調(diào)節(jié)器的半導體芯片110和陶瓷電容器C121。
陶瓷電容器C121的等效串聯(lián)電阻用Resr表示，并且，陶瓷電容器C121的電容用Co表示。
CSP 101中的電阻器R113用于補償陶瓷電容器C121的等效串聯(lián)電阻。電阻器R113利用布置在CSP 101的插入器(interposer)中再配線(rerouting wire)的配線電阻形成，并且位于具有電壓調(diào)節(jié)器的半導體芯片110的輸出端113與CSP 101的輸出端OUT之間。
由于在CSP 101中形成電阻器R113，因此，即使當輸出電容器C121為陶瓷電容器時，也能夠適當?shù)貙﹄妷赫{(diào)節(jié)器進行相位補償，并且，即使沒有與輸出電容器C121串聯(lián)連接的負載102，也能夠防止振蕩。
但是，由于在半導體芯片110的輸出端113與CSP101的輸出端OUT之間形成R113，因此，當通過負載102的輸出電流變大時，電阻器R113兩邊的電壓降增加并且不能再被忽略。由于這個原因，電阻器R113的電阻不得不相對較小，例如，電阻器R113的電阻在10mΩ到200mΩ的范圍內(nèi)。這樣的輸出電容器C121會導致相位容限變小，此外，在涉及大電流的應用中，具有這樣的小電阻值的電阻器R113兩邊的電壓降仍然可以變得很大，以至不能被忽略。
此外，由于輸出電容器C121作為外部零件(external part)出現(xiàn)，不能將安裝面積減小很多；另外，從制造和管理的觀點看，需要對輸出電容器C121進行庫存控制以及進行安裝的工作量，并且，從輸出電壓的穩(wěn)定性的觀點看，用戶必須考慮使輸出電容器C121與電壓調(diào)節(jié)器匹配。由于這些原因，不能顯著提高器件的質量以及使用的簡易性。

發(fā)明內(nèi)容
本發(fā)明可以解決相關技術的一個或多個問題。
本發(fā)明的優(yōu)選實施例可以在沒有用于相位補償?shù)耐獠枯敵鲭娙萜鞯那闆r下，提供具有電壓調(diào)節(jié)器的半導體器件。
按照本發(fā)明的第一方面，提供了一種半導體器件，包括
半導體芯片，包括電壓調(diào)節(jié)器，并且具有電源輸入端、接地端以及用于將產(chǎn)生的恒定電壓輸出的輸出端；以及相位補償電容器，連接在輸出端與用于接地端之間，用于對電壓調(diào)節(jié)器進行相位補償，其中，半導體芯片和相位補償電容器被容納在單一封裝中。
按照本發(fā)明的第二方面，提供了一種半導體器件，包括半導體芯片，包括電壓調(diào)節(jié)器，并且具有電源輸入端、接地端以及用于將產(chǎn)生的恒定電壓輸出的輸出端；以及串聯(lián)電路，被連接在輸出端與接地端之間，并包括用于對電壓調(diào)節(jié)器進行相位補償?shù)南辔谎a償電容器以及用于對相位補償電容器的等效串聯(lián)電阻的電阻值進行調(diào)節(jié)的相位補償電阻器；其中，半導體芯片和串聯(lián)電路被容納在單一封裝中。
按照本發(fā)明的第三方面，提供了一種半導體器件，包括半導體芯片，包括電壓調(diào)節(jié)器，并且具有電源輸入端、接地端、用于將產(chǎn)生的恒定電壓輸出的輸出端以及連接端；以及相位補償電容器，連接在連接端與用于接地端之間，用于對電壓調(diào)節(jié)器進行相位補償；其中半導體芯片和相位補償電容器被容納在單一封裝中，并且半導體芯片包括相位補償電阻器，它被連接在連接端與電壓調(diào)節(jié)器的輸出端之間，用于對相位補償電容器的等效串聯(lián)電阻的電阻值進行調(diào)節(jié)。
按照本發(fā)明的第四方面，提供了一種半導體器件，包括半導體芯片，包括電壓調(diào)節(jié)器，并且具有電源輸入端、接地端、用于將產(chǎn)生的恒定電壓輸出的輸出端以及與輸出端并聯(lián)連接的連接端；以及串聯(lián)電路，被連接在連接端與接地端之間，并包括用于對電壓調(diào)節(jié)器進行相位補償?shù)南辔谎a償電容器以及用于對相位補償電容器的等效串聯(lián)電阻的電阻值進行調(diào)節(jié)的相位補償電阻器；其中，半導體芯片和串聯(lián)電路被容納在單一封裝中。
作為實施例，相位補償電容器利用插入器的再配線連接到半導體芯片。
作為實施例，相位補償電阻器由插入器的再配線的配線電阻形成。
作為實施例，相位補償電阻器由用于與半導體芯片的連接端連接的電阻性焊接導線(resistive bonding wire)形成。
作為實施例，相位補償電容器具有小于或等于1mm的長度，以及小于或等于0.5mm的寬度。
作為實施例，相位補償電阻器具有小于或等于1mm的長度，以及小于或等于0.5mm的寬度。
作為實施例，相位補償電容器為陶瓷電容器。
作為實施例，相位補償電容器具有10mΩ到500mΩ的等效串聯(lián)電阻。
作為實施例，相位補償電阻器具有10mΩ到1.5Ω的電阻。
按照本發(fā)明的半導體器件，由于具有電壓調(diào)節(jié)器的半導體芯片以及用于對電壓調(diào)節(jié)器進行相位補償?shù)南辔谎a償電容器，或者與相位補償電容器串聯(lián)連接的相位電阻器被容納在單一封裝中，如CSP，因此可以省略外部零件和安裝步驟；此外，在用戶一方還可以省略相位補償電容器的庫存控制。此外，由于利用被安裝的電容器進行檢查和質量保證，因此可以提高運行穩(wěn)定性和質量，并且獲得易于使用的電壓調(diào)節(jié)器。
此外，由于輸出電流不流過相位補償電阻器，因此相位補償電阻器上的電壓損失很小，并且可以改善負載特性。此外，由于可以在很寬的范圍內(nèi)對用于補償ESR的相位補償電阻器的電阻值進行調(diào)節(jié)，因此可以增加電壓調(diào)節(jié)器的相位容限，并且獲得高度穩(wěn)定的電壓調(diào)節(jié)器。
此外，由于由插入器的再配線的配線電阻(wiring resistance)或者電阻性的焊接導線形成相位補償電阻器，因此可以省略芯片電阻器，并且這減小了器件的尺寸和成本。
此外，由于將作為被動零件(passive parts)的、長度小于或等于1mm以及寬度小于或等于0.5mm的所謂的1005型小零件(small part)，或者甚至比1005型零件還小的零件被用作相位補償電容器和相位補償電阻器，因此，與半導體和被動零件分開安裝的相關技術相比，可以防止封裝尺寸增加。
此外，由于將陶瓷電容器用做相位補償電容器，因此可以制作尺寸小、容量大的相位補償電容器。
此外，由于相位補償電容器可以具有10mΩ到500mΩ的等效電阻，因此可以方便地對電壓調(diào)節(jié)器進行相位補償，并且，通過檢查電容器的性能和質量保證，可以獲得高穩(wěn)定性且高質量的電壓調(diào)節(jié)器。
此外，由于相位補償電阻器可以具有10mΩ到1.5Ω的電阻，因此可以方便對電壓調(diào)節(jié)器進行相位補償，并且可以獲得高穩(wěn)定性的電壓調(diào)節(jié)器。
根據(jù)以下參照附圖對給出的優(yōu)選實施例進行的詳細描述，本發(fā)明的這些以及其他目的、特性和優(yōu)點將變得更加清楚。


圖1為示出了按照本發(fā)明第一實施例的半導體器件的例子的電路圖；圖2為示出了圖1中的半導體器件的示意性截面圖；圖3為示出了按照本發(fā)明第二實施例的半導體器件的例子的電路圖；圖4為示出了圖3中的半導體器件1a的示意性截面圖；圖5為示出了按照本發(fā)明第三實施例的半導體器件的例子的電路圖；圖6為示出了圖5中的半導體器件1b的示意性截面圖；圖7為示出了按照本發(fā)明第四實施例的半導體器件的例子的電路圖；圖8為示出了圖7中的半導體器件1c的示意性截面圖；圖9為示出了本發(fā)明的半導體器件的修改的示意性截面圖；圖10A和圖10B分別為示意性地示出了本發(fā)明的半導體器件的另一個修改的平面圖和截面圖；并且圖11為示出了相關技術的半導體器件的例子的電路圖，其中，具有電壓調(diào)節(jié)器的IC芯片被安裝在芯片尺寸封裝(CSP)中。
具體實施例方式
以下將參照附圖，對本發(fā)明的優(yōu)選實施例進行說明。
第一實施例圖1為示出了按照本發(fā)明第一實施例的半導體器件的例子的電路圖。
在圖1所示的半導體器件1中，具有電壓調(diào)節(jié)器10的半導體芯片2和輸出電容器C1被安裝在芯片尺寸封裝(CSP)中。半導體器件1還包括電源輸入端IN、輸出端OUT以及連接到地電位的接地端GND。來自直流電源5的輸入電壓Vin被輸入到電源輸入端IN。輸出電容器C1起電壓調(diào)節(jié)器10的相位補償電容器的作用。來自電壓調(diào)節(jié)器10的輸出電壓Vo通過輸出端OUT提供給負載6。
電壓調(diào)節(jié)器10構成了串聯(lián)調(diào)節(jié)器，這個串聯(lián)調(diào)節(jié)器將提供給電源輸入端IN的輸入電壓Vin轉換為指定的恒定電壓，并且通過輸出端OUT輸出輸出電壓Vo。
電壓調(diào)節(jié)器10包括參考電壓生成電路11，用于生成并輸出參考電壓Vref；輸出電壓檢測電阻器R11和R12，用于對輸出電壓Vo進行分壓，并且生成和輸出分壓Vfb；輸出晶體管M11，包括PMOS晶體管，用于響應于輸入到柵極的信號，對輸出到輸出端OUT的電流進行控制；以及，誤差放大電路A11，用于對輸出晶體管M11的運行進行控制，使得分壓Vfb變?yōu)閰⒖茧妷篤ref。
半導體芯片2包括電源輸入端Tin、輸出端Tout和接地端Tgnd。電源輸入端Tin被連接到CSP的電源輸入端IN，輸出端Tout被連接到CSP的輸出端OUT，而接地端Tgnd被連接到CSP的接地端GND。輸出電容器C1被連接在輸出端Tout與接地端Tgnd之間。Resr表示輸出電容器C1的等效串聯(lián)電阻，Co表示輸出電容器C1的容量。例如，將具有大ERS的鉭質電解電容器用作輸出電容器C1，并且，將輸出電容器C1安裝(build in)在CSP封裝中。
在電壓調(diào)節(jié)器10中，將輸出晶體管M11連接在電源輸入端Tin與接地端Tgnd之間，并且，電阻器R11和R12串聯(lián)連接在輸出端Tout與接地端Tgnd之間。從電阻器R11和R12的連接點輸出通過對輸出電壓Vo進行分壓獲得的分壓Vfb。分壓Vfb被輸入到誤差放大電路A11的非反相輸入端，并且，參考電壓Vref被輸入到誤差放大電路A11的反相輸入端。誤差放大電路A11的輸出端被連接到輸出晶體管M11的柵極。
圖2為示出了圖1中的半導體器件的示意性截面圖。
例如，在形成在CSP的插入器上的焊盤(bonding pads)上，利用焊接導線連接半導體芯片2的接線端(terminals)。利用插入器的再配線，將焊盤連接到CSP的對應連接端。例如，如圖2所示，半導體芯片2的輸出端Tout通過焊接導線和插入器22的再配線23連接到CSP的輸出端OUT。輸出電容器C1的一端通過插入器22的再配線23連接到CSP的輸出端OUT，輸出電容器C1的另一端通過插入器22的再配線24連接到CSP的接地端GND。
如上所述，在本實施例的半導體器件中，插入器22的再配線被用于連接輸出電容器C1的接線端與CSP的接線端，并且，將半導體芯片2和輸出電容器C1容納在單個CSP封裝中；因此，不需要在CSP外面安裝輸出電容器C1，并且，在安裝步驟中，可以省略對輸出電容器C1的庫存控制。
第二實施例圖3為示出了按照本發(fā)明第二實施例的半導體器件的例子的電路圖。
在圖3中，相同的標號表示與前述相同的元素，并且省略了重復描述。
圖3中的半導體器件1a與圖1中的半導體器件1的不同之處在于，布置了電阻器R13，用于對輸出電容器C1的ESR進行調(diào)節(jié)。
在圖3所示的半導體器件1a中，半導體芯片2、輸出電容器C1以及用于調(diào)節(jié)輸出電容器C1的ESR的電阻器R13被安裝在芯片尺寸封裝(CSP)中。電阻器R13起相位補償電阻器的作用。電阻器R13和輸出電容器C1的串聯(lián)電路連接在半導體芯片2的輸出端Tout和CSP的輸出端OUT的連接點與半導體芯片2的接地端Tgnd和CSP的接地端GND的連接點之間。
利用這樣的配置，可以將小ESR的電容器用作輸出電容器C1；例如，ESR在10mΩ到500mΩ的范圍內(nèi)。因此，可以使用具有小ESR的陶瓷電容器。
圖4為示出了圖3中的半導體器件1a的示意性截面圖。
在圖4中，相同的標號表示與前述相同的元素，并且省略了重復描述。
如上所述，圖3中的半導體器件1a與圖1中的半導體器件1的不同之處在于提供了電阻器R13，電阻器R13利用插入器22的再配線23a的配線電阻形成，再配線23a將輸出電容器C1與輸出端OUT連接。
如圖4所示，使連接輸出電容器C1和輸出端OUT的再配線23a的一部分的寬度減小，以形成具有一定電阻的電阻器R13。
在圖4中，盡管描述了利用再配線23a的配線電阻形成電阻器R13，但是，電阻器R13也可以利用芯片電阻形成，并且，在這種情況下，插入器的再配線可以被用作到芯片電阻的導線。
按照本實施例，半導體芯片2、輸出電容器C1以及電阻器R13被容納在單個CSP封裝中；不需要在CSP外面安裝輸出電容器C1，并且，在安裝步驟中，可以省略對輸出電容器C1的庫存控制。此外，由于可以將小ESR的電容器用作輸出電容器C1，因此可以將小電容器用作輸出電容器C1。
在相關技術中，如果電阻器R13的電阻值很大，則由輸出電流引起的電壓降變大，這導致輸出電壓改變。因此，在相關技術中，不能將電阻器R13的電阻值制作得太大。但是，在本實施例的半導體器件中，由于輸出電流不流過電阻器R13，因此電阻器R13上的電壓損失很??；因此電阻器R13可以具有大電阻，并且，有可能選擇適合于輸出電容器C1的最佳電阻值。
通常，如果與輸出電容器C1的ESR對應的電阻用Resr表示，輸出電容器C1的電容用Co表示，而電阻器R13的電阻值用R13表示，則導致頻率特性曲線中的零點的頻率用1/{2π×Co×(Resr+R13)}表示。因此，通過減小輸出電容器C1的電容并且增加電阻器R13的電阻值，可以在相同頻率下產(chǎn)生零點。
因此，由于可以使用小輸出電容器，因而可以減小CSP封裝的尺寸。當將多層陶瓷電容器用作輸出電容器C1時，如果使用長度小于或等于1mm以及寬度小于或等于0.5mm的所謂的1005型電容器，則CSP封裝的尺寸基本不增加，而是維持與相關技術中的CSP封裝的尺寸幾乎相同的尺寸。
第三實施例在前述實施例中，相位補償電阻器(電阻器R13)被布置在CSP中，但是，也可以將相位補償電阻器布置在半導體芯片中。
圖5為示出了按照本發(fā)明第三實施例的半導體器件的例子的電路圖，在圖5中，相同的標號表示與前述相同的元素，并且省略了重復描述。
在本實施例中，電阻器R13被布置在半導體芯片2a中，而不是在CSP中。此外，在半導體芯片2a中形成連接端Ta，用于將輸出電容器C1與電阻器R13連接。
在如圖5所示的半導體器件1b中，具有電壓調(diào)節(jié)器10的半導體芯片2b以及輸出電容器C1被安裝在CSP中。
半導體芯片2b包括電壓調(diào)節(jié)器10、電阻器R13、電源輸入端Tin、輸出端Tout、接地端Tgnd和連接端Ta。電阻器R13被連接在輸出晶體管M11的漏極與連接端Ta之間，并且，輸出電容器C1被連接在連接端Ta與接地端Tgnd之間。例如，電阻器R13的電阻在大約10mΩ到1.5Ω的范圍內(nèi)，并且，響應于輸出電容器C1的容量和ESR，對電阻器R13的電阻進行優(yōu)選。
圖6為示出了圖5中的半導體器件1b的示意性截面圖。
在圖6中，相同的標號表示與前述相同的元素，并且省略了重復描述。
如圖6所示，在形成在CSP的插入器上的焊盤上，利用焊接導線連接半導體芯片2b的接線端。利用插入器的再配線，將焊盤連接到CSP的對應連接端。例如，如圖6所示，半導體芯片2b的輸出端Tout通過焊接導線31和插入器32的再配線33連接到CSP的輸出端OUT。半導體芯片2b的連接端Ta通過焊接導線34和插入器32的再配線35連接到輸出電容器C1的一端。輸出電容器C1的另一端通過透孔36連接到CSP的接地端GND。當然，輸出電容器C1的另一端也可以通過插入器32的再配線連接到CSP的接地端GND。
在本實施例中，由于將電阻器R13布置在半導體芯片2b中，因此可以得到與前面的實施例相同的效果，并且，可以進一步減小CSP封裝的尺寸。
第四實施例圖7為示出了按照本發(fā)明第四實施例的半導體器件的例子的電路圖。
在圖7中，相同的標號表示與前述相同的元素，并且省略了重復描述。
在本實施例中，由連接半導體芯片的連接端Ta和輸出電容器C1的電阻性焊接導線形成電阻器R13。
在圖7所示的半導體器件1c中，具有電壓調(diào)節(jié)器10的半導體芯片2c、輸出電容器C1和電阻器R13被安裝在CSP中。
半導體芯片2c包括電壓調(diào)節(jié)器10、電源輸入端Tin、輸出端Tout、接地端Tgnd和連接端Ta。
形成用于連接半導體芯片2c的連接端Ta與輸出電容器C1的焊接導線，以具有規(guī)定的電阻，并且這樣的焊接導線被用作電阻器R13。
例如，電阻器R13的電阻在大約10mΩ到約1.5Ω的范圍內(nèi)，并且，響應于輸出電容器C1的容量和ESR，對電阻器R13的電阻進行優(yōu)選。
圖8為示出了圖7中的半導體器件1c的示意性截面圖。
在圖8中，相同的標號表示與前述相同的元素，并且省略了重復描述。
如圖8所示，在形成在CSP的插入器上的焊盤上，利用焊接導線連接半導體芯片2c的接線端。利用插入器的再配線，將焊盤連接到CSP的對應連接端。例如，如圖8所示，半導體芯片2c的輸出端Tout通過焊接導線31和插入器32的再配線33連接到CSP的輸出端OUT。半導體芯片2c的連接端Ta通過焊接導線34c和插入器32的再配線35連接到輸出電容器C1的一端，其中，焊接導線34c起電阻器R13的作用。輸出電容器C1的另一端通過透孔36連接到CSP的接地端GND。當然，輸出電容器C1的另一端也可以通過插入器32的再配線連接到CSP的接地端GND。
在本實施例中，由于利用焊接導線形成電阻器R13，因此可以得到與前面的實施例相同的效果，并且，可以進一步減小CSP封裝的尺寸。
盡管參照為了說明的目的而選擇的特定實施例對本發(fā)明進行了描述，但是應該明白，本發(fā)明不限于這些實施例，而是可以在不脫離本發(fā)明的基本概念和范圍的情況下，由本領域在技術人員對其進行許多修改。
例如，在第四實施例中，可以形成電阻器R13，以便起插入器32的再配線35作用。
圖9為示出了本發(fā)明的半導體器件的修改的示意性截面圖。
如圖9所示，形成電阻器R13，以便起插入器32的再配線35c作用。注意，圖8中的焊接導線34c表示圖9中的焊接導線34，而圖8中的再配線35表示圖9中的再配線35c。
此外，在第二和第四實施例中，可以利用芯片電阻形成電阻器R13。在這種情況下，與輸出電容器C1相似，可以將長度小于或等于1mm，寬度小于或等于0.5mm的所謂的1005型電阻器用作電阻器R13。此外，電阻器R13甚至可以更小。
此外，在前面的實施例中，描述了將半導體芯片的接線端通過焊接導線連接到插入器的再配線。但是，這只是一個例子，本發(fā)明不限于此。例如，半導體芯片的接線端可以直接連接到插入器的再配線。
圖10A和圖10B分別為示意性地示出了本發(fā)明的半導體器件的另一個修改的平面圖和截面圖。
如圖10A和圖10B所示，連接半導體芯片的連接端Ta和輸出電容器C1的導線可以具有斷流部分(cutout portions)，并且可以在這些斷流部分形成電阻器。
本專利申請基于于2005年9月27日提交的日本優(yōu)先權專利申請No.2005-280226，這里通過引用并入了其全部內(nèi)容。
權利要求
1.一種半導體器件，包括半導體芯片，包括電壓調(diào)節(jié)器、電源輸入端、接地端、以及用于輸出產(chǎn)生的恒定電壓的輸出端；以及相位補償電容器，被連接在所述輸出端與所述接地端之間，用于所述電壓調(diào)節(jié)器的相位補償；其中，所述半導體芯片和所述相位補償電容器被容納在單一封裝中。
2.一種半導體器件，包括半導體芯片，包括電壓調(diào)節(jié)器、電源輸入端、接地端、以及用于輸出產(chǎn)生的恒定電壓的輸出端；以及串聯(lián)電路，被連接在所述輸出端與所述接地端之間，并且包括用于所述電壓調(diào)節(jié)器的相位補償?shù)南辔谎a償電容器以及用于調(diào)節(jié)所述相位補償電容器的等效串聯(lián)電阻的電阻值的相位補償電阻器；其中，所述半導體芯片和所述串聯(lián)電路被容納在單一封裝中。
3.一種半導體器件，包括半導體芯片，包括電壓調(diào)節(jié)器、電源輸入端、接地端、用于輸出產(chǎn)生的恒定電壓的輸出端、以及連接端；以及相位補償電容器，被連接在所述連接端與所述接地端之間，用于所述電壓調(diào)節(jié)器的相位補償；其中所述半導體芯片和所述相位補償電容器被容納在單一封裝中，并且所述半導體芯片包括相位補償電阻器，被連接在所述連接端與所述輸出端之間，用于調(diào)節(jié)所述相位補償電容器的等效串聯(lián)電阻的電阻值。
4.一種半導體器件，包括半導體芯片，包括電壓調(diào)節(jié)器、電源輸入端、接地端、用于輸出產(chǎn)生的恒定電壓的輸出端、以及與所述輸出端并聯(lián)連接的連接端；以及串聯(lián)電路，被連接在所述連接端與所述接地端之間，并且包括用于所述電壓調(diào)節(jié)器的相位補償?shù)南辔谎a償電容器和用于調(diào)節(jié)所述相位補償電容器的等效串聯(lián)電阻的電阻值的相位補償電阻器；其中，所述半導體芯片和所述串聯(lián)電路被容納在單一封裝中。
5.如權利要求1所述的半導體器件，其中，所述相位補償電容器利用插入器的再配線連接到所述半導體芯片。
6.如權利要求2所述的半導體器件，其中，所述相位補償電阻器由插入器的再配線的配線電阻形成。
7.如權利要求4所述的半導體器件，其中，所述相位補償電阻器由用于與所述半導體芯片的連接端連接的電阻性焊接導線形成。
8.如權利要求1所述的半導體器件，其中，所述相位補償電容器具有小于或等于1mm的長度以及小于或等于0.5mm的寬度。
9.如權利要求2所述的半導體器件，其中，所述相位補償電阻器具有小于或等于1mm的長度以及小于或等于0.5mm的寬度。
10.如權利要求1所述的半導體器件，其中，所述相位補償電容器為陶瓷電容器。
11.如權利要求1所述的半導體器件，其中，所述相位補償電容器具有10mΩ到500mΩ的等效串聯(lián)電阻。
12.如權利要求2所述的半導體器件，其中，所述相位補償電阻器具有10mΩ到1.5Ω的電阻。
全文摘要
公開了一種沒有用于相位補償?shù)耐獠枯敵鲭娙萜鞯?、具有電壓調(diào)節(jié)器的半導體器件。該半導體器件包括半導體芯片，其包括電壓調(diào)節(jié)器、電源輸入端、接地端和用于輸出產(chǎn)生的恒定電壓的輸出端；以及，相位補償電容器，被連接在輸出端與用于所述接地端之間，用于所述電壓調(diào)節(jié)器的相位補償。所述半導體芯片和相位補償電容器被容納在單一封裝中。
文檔編號G05F1/10GK101091143SQ200680001480
公開日2007年12月19日 申請日期2006年9月11日 優(yōu)先權日2005年9月27日
發(fā)明者伊藤弘造 申請人:株式會社理光