專利名稱：具有返送型過流保護電路的恒壓源電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種被提供有返送電流限制特性的過流保護電路的恒壓源電路及其用于控制這種恒壓源電路的方法，特別涉及一種恒壓源電路及其控制這種恒壓源電路的方法，其中，提供了響應(yīng)輸出電流的增加，增加了用于該恒壓源電路的各電路的偏置電流，由此使過流保護電路能夠可靠地工作。
背景技術(shù)：
為了改進恒壓源電路響應(yīng)其輸出電壓波動的響應(yīng)速度，已經(jīng)知道增加提供給諸如構(gòu)成該恒壓源電路的誤差放大電路的電路的偏流的方法。另一種已知的方法提供了一種能夠除了主反饋回路之外高速響應(yīng)的第二反饋回路并使用這兩個反饋回路控制輸出電壓。
在對誤差放大電路增加偏流的方法中，由于這種增加導(dǎo)致增加的恒壓源電路的電流損耗，所以，只能進行這種偏流的有限增加。考慮到這一點，某一電路(見日本專利申請公開No3-158912)向該誤差放大電路提供與恒壓源電路輸出電流成比例的偏流，從而，實現(xiàn)高響應(yīng)速度和低電流損耗。
圖7示出了實現(xiàn)這種高響應(yīng)速度和低功耗的恒壓源電路的例子，其被提供有具有返送特性的過流保護電路。
圖7所示的恒壓源電路100包括用于產(chǎn)生和輸出預(yù)定參考電壓Vref的參考電壓產(chǎn)生電路102、用于通過將是在輸出端OUT處出現(xiàn)的電壓的輸出電壓Vout分壓產(chǎn)生和輸出分壓后的電壓VFB的以檢測輸出電壓為目的的電阻器R101和以檢測輸出電壓為目的的電阻器R102、包括用于響應(yīng)施加到其柵極的信號來控制在輸出端OUT處產(chǎn)生的電流io的PMS晶體管的輸出晶體管M101、用于控制輸出晶體管M101的操作以便使分壓后的電壓VFB等于參考電壓Vref的誤差放大電路103、用于響應(yīng)輸出電流io調(diào)節(jié)誤差放大電路103的偏流的偏流調(diào)節(jié)電路104、和具有返送輸出電壓相對輸出電流特性的過流保護電路105，一旦輸出電流io超過預(yù)定值，該特性可以在降低輸出電壓Vout的同時減少輸出電流。
誤差放大電路103放大參考電壓Vref和分壓電壓VFB之間的差，以提供給輸出晶體管M101的柵極，從而控制輸出晶體管M101的操作以便將輸出電壓Vout設(shè)置得等于恒壓。
在偏流調(diào)節(jié)電路104中，用于檢測輸出電流io并輸出與輸出晶體管M101的輸出電流io成比例的電流的PMOS晶體管M105的漏極電流隨著輸出電流io的增加而增加。PMOS晶體管M105的漏極電流是NMOS晶體管M106的漏極電流，因此，形成具有NMOS晶體管M106的電流反射鏡電路的NMOS晶體管M107和M108的漏極電流也增加。
NMOS晶體管M107的漏極電流是施加到誤差放大電路103的運算放大器A101的偏流，因此，與輸出電流io的增加成比例地增加施加到運算放大器A101的偏流。NMOS晶體管M108的漏極電流是施加到PMOS晶體管M102上偏流，因此，與輸出電流io的增加成比例地增加施加到PMOS晶體管M102上的偏流。結(jié)果是，隨著輸出電流io的增加，誤差放大電路103響應(yīng)輸出電壓Vout的電壓波動的響應(yīng)速度增加。
在過流保護電路105中，當(dāng)輸出電流io變成預(yù)定保護的電流量時，在PMOS晶體管M103的漏極和地電位之間連接的電阻器R104兩端的壓降超過分壓后的電壓VFB。結(jié)果，運算放大器電路A102的輸出電壓下降，從而使PMOS晶體管M104導(dǎo)通，由此抑制輸出晶體管M101的柵極電壓的下降。如圖8所示，然后，當(dāng)輸出電壓Vout被短路時，輸出電壓Vout被降低，輸出電流io被減少，從而導(dǎo)致輸出電流減小而變得等于被示做“A”的短路電流，由此，防止恒壓源電路100和負載110過流。這種過流保護電路105就是所謂的具有返送特性的過流保護電路。
由于當(dāng)過流保護電路105操作時輸出電流io是非常大的電流，所以在這種情況下，誤差放大電路103的運算放大器電路A101的偏流也很大。運算放大器A101的輸出節(jié)點的驅(qū)動功率因此也非常大，這樣，在過流保護電路105中使用的PMOS晶體管M104的驅(qū)動功率不足以將對應(yīng)于輸出電壓Vout短路的短路電流引入到圖8所示的點A，由此，實際的特性如實線所示，即，其只能夠?qū)⒍搪冯娏饕氲近cB，結(jié)果，在輸出晶體管M101處的功耗變得非常明顯，從而產(chǎn)生額外的熱量，而當(dāng)該恒壓源電路被以IC芯片的形式實現(xiàn)時，這可能引起該IC芯片的故障。
為了使過流保護電路105能夠?qū)⒍搪冯娏魍耆氲綀D8所示的點A處，PMOS晶體管M104的驅(qū)動功率需要被設(shè)置得遠遠大于誤差放大電路103的驅(qū)動功率。
PMOS晶體管M104的驅(qū)動功率的增加需要該PMOS晶體管M104的器件大小的增加，而當(dāng)恒壓源電路100以IC芯片的形式實現(xiàn)時，由于芯片大小的增加，將會導(dǎo)致成本的增加。此外，需要增加過流保護電路105的操作電流，這將導(dǎo)致功耗的增加。
因此，需要一種具有返送特性過流保護電路的恒壓源電路及其控制這種恒壓源電路的方法，利用這種電路和方法，短路電流可以被降低到預(yù)定的電流量而不會增加PMOS晶體管M104的器件大小也不會增加過流保護電路105的操作電流。

發(fā)明內(nèi)容
本發(fā)明的一般目的就是提供一種能夠基本排除由于相關(guān)技術(shù)的限制和缺點而引起的一個或多個問題的恒壓源電路以及控制該恒壓源電路的方法。
本發(fā)明的另一個目的是提供一種具有過流保護電路的恒壓源電路以及控制這種恒壓源電路的方法，其中，短路電流能夠被降低到預(yù)定的電流量而不會增加過流保護電路的電路大小也不會增加該過流保護電路的操作電流。為了實現(xiàn)上述本發(fā)明的目的，用于將施加到輸入端的輸入電壓轉(zhuǎn)換為從輸出端輸出的預(yù)定恒壓的恒壓源電路，包括輸出晶體管，用于響應(yīng)所施加的控制信號從輸入端向輸出端提供輸出電流；參考電壓產(chǎn)生電路單元，用于產(chǎn)生預(yù)定的參考電壓；輸出電壓檢測電路單元，用于檢測輸出端的輸出電壓，以產(chǎn)生與檢測的輸出電壓成比例的比例電壓；誤差放大電路單元，用于接收預(yù)定的偏流，以控制輸出晶體管的操作，從而使比例電壓等于參考電壓；偏流調(diào)節(jié)電路單元，用于響應(yīng)從輸出晶體管輸出的輸出電流而向誤差放大電路單元提供偏流；和過流保護電路單元，用于當(dāng)輸出電壓處于額定電壓時，響應(yīng)輸出電流超過預(yù)定的過流保護電流量，在將輸出電壓降低到地電位的基礎(chǔ)上，控制輸出晶體管來減少輸出電壓和輸出電流，以便使輸出電流變成預(yù)定的短路電流量，其中，所述誤差放大電路單元被配置成其響應(yīng)輸出電壓波動的響應(yīng)速度隨所接收的偏流而改變，以及偏流調(diào)節(jié)電路單元被配置成響應(yīng)將輸出電壓降低到預(yù)定的電壓而暫停向誤差放大電路單元提供偏流。
一種控制恒壓源電路的方法，該恒壓源電路用于將施加到輸入端的輸入電壓轉(zhuǎn)換為從輸出端輸出的預(yù)定恒壓，其中，該恒壓源電路包括輸出晶體管，用于響應(yīng)所施加的控制信號從輸入端向輸出端提供輸出電流，和輸出電壓控制單元，用于產(chǎn)生預(yù)定的參考電壓和與在輸出端出現(xiàn)的輸出電壓成比例的比例電壓，以便在至少一個誤差放大電路處放大參考電壓和比例電壓之間的差并將放大后的差施加到輸出晶體管的控制節(jié)點，所述方法包括響應(yīng)從輸出晶體管輸出的輸出電流，向誤差放大電路提供偏流；和響應(yīng)將輸出電壓降低到預(yù)定電壓而暫停向誤差放大電路提供偏流。
根據(jù)本發(fā)明的至少一個實施例，隨著具有返送特性的過流保護電路單元開始操作，偏流調(diào)節(jié)電路單元暫停(suspend)將偏流施加到諸如在恒壓源電路中提供的誤差放大電路單元的用于驅(qū)動輸出晶體管的電路。這只留下(leavebehind)固定的偏流。因此，即使是使用具有與傳統(tǒng)過流保護電路兼容或更小的驅(qū)動功率的晶體管和基于過流保護電路的操作來控制輸出晶體管的操作時，由過流保護電路所設(shè)置的短路電流也能夠被完全降低到所希望的電流量。


圖1示出了根據(jù)本發(fā)明第一實施例的恒壓源電路的例子；圖2示出了圖1所示的恒壓源電路的輸出電壓和輸出電流的特性的例子；圖3示出了根據(jù)本發(fā)明第一實施例的恒壓源電路的另一個例子；圖4示出了根據(jù)本發(fā)明第二實施例的恒壓源電路的例子；圖5示出了根據(jù)本發(fā)明第三實施例的恒壓源電路的例子；圖6示出了根據(jù)本發(fā)明第三實施例的恒壓源電路的另一個例子；圖7示出了相關(guān)技術(shù)恒壓源電路的例子；和圖8示出了圖7所示的恒壓源電路的輸出電壓和輸出電流的特性。
具體實施例方式
下面將結(jié)合附圖描述本發(fā)明的實施例。
圖1示出了根據(jù)本發(fā)明第一實施例的恒壓源電路的例子。
在圖1中，恒壓源電路1根據(jù)輸入到輸入端IN的輸入電壓Vin產(chǎn)生預(yù)定的恒壓并從輸出端OUT輸出輸出輸出電壓Vout。從輸出端OUT輸出的輸出電壓Vout被提供給耦合到輸出端OUT的負載10。恒壓源電路1可以以單個IC芯片形式來實現(xiàn)。
圖1所示的恒壓源電路1包括參考電壓產(chǎn)生電路2，用于產(chǎn)生和輸出預(yù)定的參考電壓Vref；以輸出電壓檢測為目的的電阻器R1和R2，用于通過分壓輸出電壓Vout而產(chǎn)生和輸出分壓電壓VFB；包括PMOS晶體管的輸出晶體管M1，用于響應(yīng)施加給其柵極的信號來控制在輸出端OUT處產(chǎn)生的電流io；第一誤差放大電路3，用于控制輸出晶體管M1的操作，以便使分壓電壓VFB等于參考電壓Vref；偏流調(diào)節(jié)電路4，用于響應(yīng)輸出電流io調(diào)節(jié)第一誤差放大電路3的偏流；和具有返送輸出電壓相對輸出電流特性的過流保護電路5，一旦輸出電流io變得大于預(yù)定過流保護電流量，該特性能夠在降低輸出電壓Vout的同時減少輸出電流io。參考電壓產(chǎn)生電路2對應(yīng)于參考電壓產(chǎn)生電路單元，電阻器R1和R2對應(yīng)于輸出電壓檢測電路單元，第一誤差放大電路3對應(yīng)于第一誤差放大電路單元，偏流調(diào)節(jié)電路4對應(yīng)于偏流調(diào)節(jié)電路單元，以及過流保護電路5對應(yīng)于過流保護電路單元。參考電壓產(chǎn)生電路2、電阻器R1和R2以及第一誤差放大電路3構(gòu)成了輸出電壓控制單元。
第一誤差放大電路3包括運算放大器A1、PMOS晶體管M2以及恒流源11和12。偏流調(diào)節(jié)電路4包括PMOS晶體管M5和NMOS晶體管M6到M9。過流保護電路5包括運算放大器A2、PMOS晶體管M3和M4以及電阻器R3和R4。PMOS晶體管M2對應(yīng)于第一晶體管，NMOS晶體管M9對應(yīng)于控制電路，以及恒流源11和12對應(yīng)于恒流電路。
輸出晶體管M1連接在輸入端IN和輸出端OUT之間，電阻器R1和R2串聯(lián)連接在輸出端OUT和地電位之間。
在第一誤差放大電路3中，PMOS晶體管M2和恒流源12串聯(lián)連接在輸入端IN和地電位之間，而PMOS晶體管M2從恒流源12接收預(yù)定的偏流。
PMOS晶體管M2和恒流源12之間的結(jié)合點被耦合到輸出晶體管M1的柵極。運算放大器A1的輸出端連接到PMOS晶體管M2的柵極，其反相輸入節(jié)點接收分壓電壓VFB，其非反相輸入節(jié)點接收參考電壓Vref。運算放大器A1從恒流源11接收預(yù)定的偏流。
在偏流調(diào)節(jié)電路4中，PMOS晶體管M5的源極節(jié)點被耦合到輸入端IN，其柵極節(jié)點被耦合到輸出晶體管M1的柵極節(jié)點。NMOS晶體管M6到M8構(gòu)成了電流反射鏡電路，其中在PMOS晶體管M5的漏極和地電位之間連接NMOS晶體管M6。NMOS晶體管M6到M8的柵極被連接到一起，所述結(jié)合點被耦合到NMOS晶體管M6的漏極。NMOS晶體管M7被并聯(lián)連接到恒流源11。串聯(lián)連接的NMOS晶體管M8和M9被并聯(lián)連接到恒流源12。NMOS晶體管M9的柵極接收分壓電壓VFB。
在過流保護電路5中，PMOS晶體管M3的源極節(jié)點被耦合到輸入端IN，其柵極節(jié)點被耦合到輸出晶體管M1的柵極節(jié)點。電阻器R4被連接在PMOS晶體管M3的漏極和地電位之間。PMOS晶體管M3和電阻器R4之間的結(jié)合點被耦合到運算放大器A2的反相輸入節(jié)點。運算放大器A1的非反相輸入節(jié)點接收分壓電壓VFB，其輸出節(jié)點被耦合到PMOS晶體管M4的柵極。PMOS晶體管M4連接在輸入端IN和輸出晶體管M1的柵極之間，電阻器R3連接在輸入端IN和PMOS晶體管M4的柵極之間。
利用這種結(jié)構(gòu)，第一誤差放大電路3控制輸出晶體管M1的操作，從而使輸入給運算放大器A1的分壓電壓VFB變得與參考電壓Vref相等。隨著輸出電流io的增加，輸出與輸出晶體管M1輸出電流成比例的電流的PMOS晶體管M5的漏極電流增加。漏極電流id5是NMOS晶體管M6的漏極電流，因此，形成具有NMOS晶體管M6的電流反射鏡電路的NMOS晶體管M7和M8的漏極電流id7和id8也增加。
如果輸出電流io小于預(yù)定的過流保護電流量，則NMOS晶體管M9的源極電壓是NMOS晶體管M8的漏極電壓，其基本上等于NMOS晶體管M8的柵極電壓，NMOS晶體管M8處于導(dǎo)通狀態(tài)。由于NMOS晶體管M8的漏極電流id8是施加到PMOS晶體管M2的偏流，，所以，運算放大器A1和PMOS晶體管M2的偏流與輸出電流io的增加成比例地增加。結(jié)果，隨著輸出電流io的增加，第一誤差放大電路3對輸出電壓Vout波動的響應(yīng)速度也增加。
PMOS晶體管M3輸出與輸出晶體管M1的輸出電流成比例的電流。如果輸出電流io變得大于預(yù)定的過流保護電流量，則電阻器R4兩端的壓降將超過分壓電壓VFB。結(jié)果，運算放大器電路A2的輸出電壓下降，從而使PMOS晶體管M4導(dǎo)通，由此抑制輸出晶體管M1的柵極電壓下降。然后，如圖2所示，當(dāng)輸出端OUT被短路時，輸出電壓Vout被降低，輸出電流io被減少，從而導(dǎo)致輸出電流io被減小到等于短路電流，如圖2中的“A”所示，由此，可以防止恒壓源電路1和負載10過流。
NMOS晶體管M9的柵極電壓也隨著輸出電壓Vout的下降一起下降。當(dāng)輸出電壓Vout下降到預(yù)定的電壓時，NMOS晶體管M9截止，由此切斷(cutoff)與該輸出電流io成比例的PMOS晶體管M2的部分偏流，從而只有來自恒壓源電路12的偏流。這對于輸出晶體管M1減少第一誤差放大電路3的驅(qū)動功率，因此，即使是PMOS晶體管M4的驅(qū)動功率相對小，輸出電流io也可以被完全減少到圖2中A點所示的預(yù)定短路電流量。
或者，可以去除第一誤差放大電路3的PMOS晶體管M2的圖1所示。在這種情況下，恒壓源電路1的結(jié)構(gòu)如圖3所示。在圖3中，與圖1所示相同的元件采用相同的附圖標(biāo)記，與其相關(guān)的描述將予以省略。將只描述與圖1所示結(jié)構(gòu)不同的部分。
圖3與圖1不同之處在于去除了PMOS晶體管M2、恒流源12和NMOS晶體管M8，以及NMOS晶體管M9被串聯(lián)連接到NMOS晶體管M7。
在圖3中，第一誤差放大電路3包括運算放大器A1和恒流源11，運算放大器A1的輸出節(jié)點被耦合到輸出晶體管M1的柵極節(jié)點。運算放大器A1的反相輸入節(jié)點接收參考電壓Vres和非反相輸入節(jié)點接收分壓電壓VFB。
偏流調(diào)節(jié)電路4包括PMOS晶體管M5和NMOS晶體管M6、M7和M9。NMOS晶體管M6和M7一起構(gòu)成了電流反射鏡電路。串聯(lián)連接的NMOS晶體管M9和M7被并聯(lián)連接到恒流源11上。
利用這種結(jié)構(gòu)，如果輸出電流io小于所述預(yù)定過流保護電流量，則NMOS晶體管M9的源極電壓是NMOS晶體管M7的漏極電壓，該電壓基本上等于NMOS晶體管M7的柵極電壓，和NMOS晶體管M9處于導(dǎo)通狀態(tài)。NMOS晶體管M7的漏極電流是施加到運算放大器A1的偏流，因此，施加到預(yù)算放大器A1的偏流與輸出電流io的增加成比例地增加。結(jié)果，隨著輸出電流io的增加，對輸出電壓Vout波動作出響應(yīng)的第一誤差放大電路的響應(yīng)速度增加。
當(dāng)輸出電流io超過所述預(yù)定過流保護電流量以至觸發(fā)過流保護電路5的操作從而引起輸出電壓Vout下降時，NMOS晶體管M9的柵極電壓也下降。當(dāng)輸出電壓Vout下降到一預(yù)定電壓時，NMOS晶體管M9截止，由此，切斷與輸出電流io成比例的運算放大器A1的部分偏流，從而只有來自恒流源11的偏流。這對于輸出晶體管M1減少了第一誤差放大電路3的驅(qū)動功率，因此，即使PMOS晶體管M4的驅(qū)動功率很小，輸出電流io也能夠被完全減小到圖2中A點所示的預(yù)定短路電流量。
如上所述，如果輸出電流io超過所述預(yù)定過流保護電流量從而觸發(fā)過流保護電路5的操作而降低輸出電壓vout，則根據(jù)本發(fā)明第一實施例的恒壓源電路將暫停從偏流調(diào)節(jié)電路4向第一誤差放大電路3提供偏流，從而，降低第一誤差放大電路3相對于輸出晶體管M1的驅(qū)動功率。利用這種方式，當(dāng)具有返送特性的過流保護電路操作時，可以將短路電流降低到所述預(yù)定的電流量，而不需要相對于輸出晶體管M1增加過流保護電路的驅(qū)動功率。此外，在過流保護電路中用于控制輸出晶體管的操作的晶體管可以是具有小電流驅(qū)動功率的晶體管，這可以抑制由于芯片大小增加而引起的成本和電流損耗的增加。
在上述的第一實施例中，只提供了單個的誤差放大電路來控制輸出晶體管的操作。或者，本發(fā)明也可以被應(yīng)用于具有下述結(jié)構(gòu)的恒壓源電路中，在這種結(jié)構(gòu)中，輸出晶體管的操作由第一誤差放大電路和第二誤差放大電路同時控制，第一誤差放大電路具有盡可能大的直流增益的優(yōu)良直流特性，而第二誤差放大電路能夠?qū)敵鲭妷篤out的波動做出高速響應(yīng)。本發(fā)明的第二實施例是針對這種結(jié)構(gòu)的。
圖4示出了根據(jù)本發(fā)明第二實施例的恒壓源電路的一個例子。在圖4中，以相同的附圖標(biāo)記與圖1相同的元件并省略對它們的描述，只描述與圖1不同的部分。
圖4與圖1的區(qū)別在于附加提供了對輸出電壓Vout的波動做出高速響應(yīng)的第二誤差放大電路6。利用這種變化，圖1的恒壓源電路現(xiàn)在被設(shè)計成恒壓源電路1a。恒壓源電路1a可以以單個IC芯片來實現(xiàn)。
圖4的恒壓源電路1a包括參考電壓產(chǎn)生電路2、以檢測輸出電壓為目的的電阻器R1和R2、輸出晶體管M1、用于控制輸出晶體管M1的操作從而使得分壓電壓VFB等于參考電壓Vref的第一誤差放大電路3、用于控制輸出晶體管M1的操作從而使得分壓電壓VFB等于參考電壓Vref并能夠?qū)敵鲭妷篤out的波動做出高速響應(yīng)的第二誤差放大電路6、用于響應(yīng)輸出電流io調(diào)節(jié)第一誤差放大電路3和第二誤差放大電路6的偏流的偏流調(diào)節(jié)電路4、以及過流保護電路5。第一誤差放大電路3和第二誤差放大電路6一起構(gòu)成了誤差放大電路單元。
第二誤差放大電路6包括運算放大器A3和恒流源13，運算放大器A3的輸出節(jié)點被耦合到輸出晶體管M1的柵極節(jié)點。運算放大器A3的反相輸入節(jié)點接收參考電壓Vref，而其非反相輸入節(jié)點接收分壓電壓VFB。運算放大器A3從恒流源13接收預(yù)定的偏流。在偏流調(diào)節(jié)電路4中，串聯(lián)連接的NMOS晶體管M9和M8與恒流源13并聯(lián)連接。
在這種結(jié)構(gòu)中，將第一誤差放大電路3設(shè)計成將從恒流源11和12提供的偏流設(shè)置為盡可能的小，以至設(shè)置直流增益盡可能的大，由此提供良好的直流特性。第二誤差放大電路6被設(shè)計成將從恒流源13提供的偏流設(shè)置為盡可能的大，以便實現(xiàn)高速操作。
如果輸出電流io小于預(yù)定的過流保護電流量，NMOS晶體管M9的源極電壓是NMOS晶體管M8的漏極電壓，該電壓基本上等于NMOS晶體管M8的柵極電壓，NMOS晶體管M8處于導(dǎo)通狀態(tài)。NMOS晶體管M8的漏極電流id8是施加到運算放大器A3上的偏流，因此，與運算放大器A1的偏流類似，施加到運算放大器A3的偏流與輸出電流io的增加成比例地增加。結(jié)果，隨著輸出電流io的增加，第一誤差放大電路3和第二誤差放大電路6對輸出電壓Vout的波動做出響應(yīng)的響應(yīng)速度都增加。
當(dāng)輸出電流io超過預(yù)定的過流保護電流量而觸發(fā)過流保護電路5的操作來引起輸出電壓Vout的下降時，NMOS晶體管M9的柵極電壓也下降。當(dāng)輸出電壓Vout降低到預(yù)定的電壓時，NMOS晶體管M9截止，從而，與輸出電流io成比例地切斷運算放大器A3的部分偏流，從而只有來自恒流源13的偏流。這對于輸出晶體管M1減小了第二誤差放大電路6的驅(qū)動功率，因此，即使是PMOS晶體管M4的驅(qū)動功率相對較小時，輸出電流io也能夠被完全地減小到圖2中A點所示的預(yù)定短路電流量。
在圖4中，第一誤差放大電路3的PMOS晶體管M2可以被去除。即，可以去除PMOS晶體管M2和恒流源12，而運算放大器A1的輸出節(jié)點被連接到輸出晶體管M1的柵極，參考電壓Vref和分壓電壓VFB被分別輸入到運算放大器A1的反相輸入節(jié)點和非反相輸入節(jié)點。
如上所述，如果輸出電流io超過所述預(yù)定的過流保護電流量以觸發(fā)過流保護電路5的操作而使輸出電壓Vout下降，則根據(jù)本發(fā)明第二實施例的恒壓源電路將暫停從偏流調(diào)節(jié)電路4向第二誤差放大電路6提供偏流，由此，對于輸出晶體管M1減少第二誤差放大電路6的驅(qū)動功率。利用這種方式，當(dāng)具有返送特性的過流保護電路操作時，短路電流可以被降低到預(yù)定的電流量，而對于輸出晶體管不需要增加過流保護電路的驅(qū)動功率。
在上述的第一和第二實施例中，可以提供用于執(zhí)行相位補償?shù)南辔谎a償電路，該相位補償對于在負反饋回路上產(chǎn)生的信號頻帶可以降低偏流調(diào)節(jié)電路的增益。本發(fā)明的第三實施例是針對這樣一種結(jié)構(gòu)。
圖5示出了根據(jù)本發(fā)明第三實施例的恒壓源電路的例子。圖5示出了具有與圖4所示的結(jié)構(gòu)相同的恒壓源電路的例子。與圖4所示相同的元件使用相同的附圖標(biāo)記，并省略對它們的描述。將只描述與圖4所示不同的部分。
圖5與圖4的不同之處在于在圖4的偏流調(diào)節(jié)電路4中附加提供了用于執(zhí)行相位補償?shù)南辔谎a償電路，對于在為運算放大器A1和A3所形成的負反饋回路上產(chǎn)生的信號頻帶，該相位補償降低偏流調(diào)節(jié)電路的增益。利用這種變化，圖4所示的偏流調(diào)節(jié)電路4現(xiàn)在被設(shè)計成為偏流調(diào)節(jié)電路4b，圖4的恒壓源電路1現(xiàn)在被設(shè)計成恒壓源電路1b。該恒壓源電路1b可以單個IC芯片來實現(xiàn)。
圖5的恒壓源電路1b包括參考電壓產(chǎn)生電路2、以檢測輸出電壓為目的的電阻器R1和R2、輸出晶體管M1、第一誤差放大電路3、第二誤差放大電路6、用于響應(yīng)輸出電流io來調(diào)節(jié)第一誤差放大電路3和第二誤差放大電路6的偏流的偏流調(diào)節(jié)電路4b、以及過流保護電路5。偏流調(diào)節(jié)電路4b構(gòu)成了偏流調(diào)節(jié)電路單元。
偏流調(diào)節(jié)電路4b包括PMOS晶體管M5、NMOS晶體管M6到M9、電容器C1和C2以及電阻器R5和R6。
NMOS晶體管M6到M8、電容器C1和C2以及電阻器R5和R6構(gòu)成了電流反射鏡電路。NMOS晶體管M7被并聯(lián)連接到恒流源11。電阻器R5被連接在NMOS晶體管M6的柵極和NMOS晶體管M7的柵極之間。電容器C1被連接在NMOS晶體管M7的柵極和地電位之間。NMOS晶體管M9被串聯(lián)連接到NMOS晶體管M8，該串聯(lián)電路被并聯(lián)連接到恒流源13。電阻器R6被連接在NMOS晶體管M6的柵極和NMOS晶體管M8的柵極之間。電容器C2被連接在NMOS晶體管M8的柵極和地電位之間。NMOS晶體管M6的柵極和漏極彼此相互連接。
在這種結(jié)構(gòu)中，一組電容器C1和電阻器R5以及一組電容器C2和電阻器R6每一個都構(gòu)成了低通濾波器，由此用做相位補償電路。由電阻器R5的電阻和電容器C1的電容所確定的頻帶以及由電阻器R6的電阻和電容器C2的電容所確定的頻帶中的每一個都被設(shè)置成其偏流調(diào)節(jié)電路4b的增益都具有其峰值的頻率。對于在負反饋回路上產(chǎn)生的信號頻帶，這降低了增益，由此，減少了偏流調(diào)節(jié)電路4b的峰值增益。因此?？梢苑乐蛊髡{(diào)節(jié)電路4b的操作變得不穩(wěn)定。
在圖5中，利用電阻器的電阻和電容器的電容設(shè)置其中偏流調(diào)節(jié)電路4b的增益具有其峰值的頻帶?；蛘?，可以響應(yīng)輸出電流io而改變其中偏流調(diào)節(jié)電路4的增益具有其峰值的頻帶。在這種情況下，圖6的電路可以被用于替換圖5的電路。在圖6中，與圖5相同的元件由相同的附圖標(biāo)記，其描述予以省略。只描述與圖5不同之處。
圖6與圖5的區(qū)別在于提供了NMOS晶體管M10到M12來代替電阻器R5和R6。
在圖6中，偏流調(diào)節(jié)電路4b被用于響應(yīng)輸出電流io來調(diào)節(jié)第一誤差放大電路3和第二誤差放大電路6的偏流，并包括PMOS晶體管M5、NMOS晶體管M6到M12、以及電容器C1和C2。NMOS晶體管M6到M12以及電容器C1和C2構(gòu)成了電流反射鏡電路。NMOS晶體管N10到M12還構(gòu)成了電流反射鏡電路。
在這種結(jié)構(gòu)中，NMOS晶體管M11和M12的漏極電流與NMOS晶體管M10的漏極電流成比例。NMOS晶體管M10的漏極電流與PMOS晶體管M5的漏極電流相同，因此，NMOS晶體管M11和M12的漏極電流與輸出電流io成比例。換言之，NMOS晶體管M11和M12的阻抗反比于輸出電流io。當(dāng)NMOS晶體管M11和M12的阻抗變小時，執(zhí)行相位補償?shù)念l帶增加，由此，在具有與圖5所示情況相同優(yōu)點的同時可以實現(xiàn)與圖5所示情況相比的具有極寬范圍的有效相位補償。因此，可以使偏流調(diào)節(jié)電路4b的操作變得更加穩(wěn)定。
在這種方式下，根據(jù)本發(fā)明第三實施例的恒壓源電路帶來與第二實施例相同的優(yōu)點，并進一步穩(wěn)定了偏流調(diào)節(jié)電路4b的操作，與這種穩(wěn)定性一起，也使得第一誤差放大電路3和第二誤差放大電路6的工作更加穩(wěn)定，由此，提供了對于所有頻率狀態(tài)穩(wěn)定的輸出電壓。
在上述第一到第三實施例中，將分壓電壓VFB施加到NMOS晶體管M9的柵極?；蛘?，可以獨立提供用于分壓輸出電壓的電位分壓電路來產(chǎn)生將被施加到NMOS晶體管M9的柵極上的分壓電壓。在第一到第三實施例中，如果提供了NMOS晶體管M7和M8，則NMOS晶體管M9被連接到NMOS晶體管M8。這僅僅是非限制性的例子。NMOS晶體管M9也可以被連接到NMOS晶體管M7。或者，與NMOS晶體管M9對應(yīng)的每個NMOS晶體管都可以被分別連接到NMOS晶體管M7和M8。
盡管已經(jīng)結(jié)合實施例描述了本發(fā)明，但是，本發(fā)明并不局限與這些實施例，相反，在不背離由所附權(quán)利要求定義的本發(fā)明的范圍的前提下可以做出各種變化和修改。
本發(fā)明基于2005.04.19.在日本特許廳申請的日本優(yōu)先申請No.2005-121295，其全部內(nèi)容被引入作為參考。
權(quán)利要求
1.一種用于將施加到輸入端的輸入電壓轉(zhuǎn)換為從輸出端輸出的預(yù)定恒壓的恒壓源電路，包括輸出晶體管，用于響應(yīng)所施加的控制信號從輸入端向輸出端提供輸出電流；參考電壓產(chǎn)生電路單元，用于產(chǎn)生預(yù)定的參考電壓；輸出電壓檢測電路單元，用于檢測輸出端的輸出電壓，以產(chǎn)生與檢測的輸出電壓成比例的比例電壓；誤差放大電路單元，用于接收預(yù)定的偏流，以控制輸出晶體管的操作，從而使比例電壓等于參考電壓；偏流調(diào)節(jié)電路單元，用于響應(yīng)從輸出晶體管輸出的輸出電流而向誤差放大電路單元提供偏流；和過流保護電路單元，用于當(dāng)輸出電壓處于額定電壓時，響應(yīng)輸出電流超過預(yù)定的過流保護電流量，在將輸出電壓降低到地電位的基礎(chǔ)上，控制輸出晶體管來減少輸出電壓和輸出電流，以便使輸出電流變成預(yù)定的短路電流量，其中，所述誤差放大電路單元被配置成其響應(yīng)輸出電壓波動的響應(yīng)速度隨所接收的偏流而改變，以及偏流調(diào)節(jié)電路單元被配置成響應(yīng)將輸出電壓降低到預(yù)定的電壓而暫停向誤差放大電路單元提供偏流。
2.如權(quán)利要求1所述的恒壓源電路，其中，所述偏流調(diào)節(jié)電路單元被配置成向誤差放大電路單元提供與從輸出晶體管輸出的輸出電流成比例的偏流。
3.如權(quán)利要求1所述的恒壓源電路，其中，所述誤差放大電路單元包括運算放大器，用于放大比例電壓和分壓電壓之間的差；第一晶體管，用于放大運算放大器的輸出信號，以便將控制信號施加到輸出晶體管的控制節(jié)點；和恒流源電路，用于將偏流分別提供給運算放大器和第一晶體管，其中，所述偏流調(diào)節(jié)電路單元被配置成向運算放大器和第一晶體管中的至少一個提供偏流，并響應(yīng)將輸出電壓降低到預(yù)定電壓而暫停向運算放大器和第一晶體管中的至少一個提供偏流。
4.如權(quán)利要求1所述的恒壓源電路，其中，所述誤差放大電路單元包括運算放大器，用于放大所述比例電壓和參考電壓之間的差，以施加控制信號給所述輸出晶體管的控制節(jié)點；和恒流源電路，用于向運算放大器提供預(yù)定的偏流，其中，所述偏流調(diào)節(jié)電路單元被配置成向運算放大器提供偏流，并響應(yīng)將輸出電壓降低到預(yù)定電壓而暫停向運算放大器提供偏流。
5.如權(quán)利要求1所述的恒壓源電路，其中，所述誤差放大電路單元包括具有不同特性的第一和第二誤差放大電路，用于控制輸出晶體管以使所述比例電壓等于參考電壓，以及所述偏流調(diào)節(jié)電路單元被配置成響應(yīng)將輸出電壓降低到預(yù)定電壓而暫停向第一和第二誤差放大電路單元中的至少一個提供偏流。
6.如權(quán)利要求5所述的恒壓源電路，其中，所述第一誤差放大電路具有大于第二誤差放大電路的直流增益。
7.如權(quán)利要求5所述的恒壓源電路，其中，所述第二誤差放大電路具有大于第一誤差放大電路的對輸出電壓的電壓波動做出響應(yīng)的響應(yīng)速度。
8.如權(quán)利要求1所述的恒壓源電路，其中，所述偏流調(diào)節(jié)電路單元包括相位補償電路，對于在由輸出晶體管、輸出電壓檢測電路單元和誤差放大電路單元形成的負反饋回路上產(chǎn)生的信號的頻帶、通過降低偏流調(diào)節(jié)電路單元的增益來執(zhí)行相位補償。
9.如權(quán)利要求8所述的恒壓源電路，其中，所述相位補償電路被配置成響應(yīng)從輸出晶體管輸出的輸出電流而改變它的頻率特性。
10.如權(quán)利要求3所述的恒壓源電路，其中，所述偏流調(diào)節(jié)電路單元包括電流檢測晶體管，其控制節(jié)點被耦合到輸出晶體管的控制節(jié)點，而其電流輸入節(jié)點被與輸出晶體管一起耦合到輸入端，以輸出與從輸出晶體管輸出的輸出電流成比例的電流；電流反射鏡電路，用于向運算放大器和第一晶體管中的所述至少一個提供與從電流檢測晶體管輸出的電流成比例的偏流；控制電路，用于使電流反射鏡電路響應(yīng)將輸出端的輸出電壓降低到預(yù)定電壓而暫停向運算放大器和第一晶體管中的至少一個提供偏流。
11.如權(quán)利要求10所述的恒壓源電路，其中，所述電流反射鏡電路包括輸入側(cè)晶體管，用于接收從電流檢測晶體管輸出的電流；至少一個輸出側(cè)晶體管，用于向所述運算放大器和第一晶體管中的至少一個提供與輸入給輸入側(cè)晶體管的電流成比例的電流；和相位補償電路，其包括在輸入側(cè)晶體管的控制節(jié)點和所述至少一個輸出側(cè)晶體管的控制節(jié)點之間連接的至少一個低通濾波器。
12.如權(quán)利要求4所述的恒壓源電路，其中，所述偏流調(diào)節(jié)電路單元包括電流檢測晶體管，其控制節(jié)點被耦合到輸出晶體管的控制節(jié)點，而其電流輸入節(jié)點被與輸出晶體管一起耦合到輸入端，以輸出與從輸出晶體管輸出的輸出電流成比例的電流；電流反射鏡電路，用于向運算放大器提供與從電流檢測晶體管輸出的電流成比例的偏流；和控制電路，用于響應(yīng)將輸出端的輸出電壓下降到預(yù)定電壓而使電流反射鏡電路暫停向運算放大器提供偏流。
13.如權(quán)利要求12所述的恒壓源電路，其中，所述電流反射鏡電路包括輸入側(cè)晶體管，用于接收從電流檢測晶體管輸出的電流；輸出側(cè)晶體管，用于向運算放大器提供成比例輸入給輸入側(cè)晶體管的電流成比例的電流；和相位補償電路，其包括在輸入側(cè)晶體管的控制節(jié)點和輸出側(cè)晶體管的控制節(jié)點之間連接的低通濾波器。
14.如權(quán)利要求5所述的恒壓源電路，其中，所述偏流調(diào)節(jié)電路單元包括電流檢測晶體管，其控制節(jié)點被耦合到輸出晶體管的控制節(jié)點，而其電流輸入節(jié)點被與輸出晶體管一起耦合到輸入端，以輸出成比例從輸出晶體管輸出的輸出電流成比例的電流；電流反射鏡電路，用于向第一誤差放大電路和第二誤差放大電路提供各個與從電流檢測晶體管輸出的電流成比例的偏流；和控制電路，用于響應(yīng)將輸出端的輸出電壓下降到預(yù)定電壓而暫停向第二誤差放大電路提供偏流。
15.如權(quán)利要求14所述的恒壓源電路，其中，所述電流反射鏡電路包括輸入側(cè)晶體管，用于接收從電流檢測晶體管輸出的電流；輸出側(cè)晶體管，用于向第一誤差放大電路和第二誤差放大電路提供各個與輸入給輸入側(cè)晶體管的電流成比例的電流；和相位補償電路，包括在輸入側(cè)晶體管的控制節(jié)點和各輸出側(cè)晶體管的控制節(jié)點之間連接的低通濾波器。
16.如權(quán)利要求11所述的恒壓源電路，其中，所述相位補償電路的低通濾波器具有響應(yīng)從電流檢測晶體管輸出的電流而改變其阻抗的電阻器。
17.如權(quán)利要求16所述的恒壓源電路，其中，所述電阻器是MOS晶體管，而相位補償電路被配置成響應(yīng)從電流檢測晶體管輸出的電流而改變MOS晶體管的柵極-源極電壓。
18.如權(quán)利要求1所述的恒壓源電路，其中，所述輸出晶體管、參考電壓產(chǎn)生電路單元、輸出電壓檢測電路單元、誤差放大電路單元、偏流調(diào)節(jié)電路單元和過流保護電路單元在單個IC芯片上實現(xiàn)。
19.一種控制恒壓源電路的方法，該恒壓源電路用于將施加到輸入端的輸入電壓轉(zhuǎn)換為從輸出端輸出的預(yù)定恒壓，其中，該恒壓源電路包括輸出晶體管，用于響應(yīng)所施加的控制信號從輸入端向輸出端提供輸出電流，和輸出電壓控制單元，用于產(chǎn)生預(yù)定的參考電壓和與在輸出端出現(xiàn)的輸出電壓成比例的比例電壓，以便在至少一個誤差放大電路處放大參考電壓和比例電壓之間的差并將放大后的差施加到輸出晶體管的控制節(jié)點，所述方法包括響應(yīng)從輸出晶體管輸出的輸出電流，向誤差放大電路提供偏流；和響應(yīng)將輸出電壓降低到預(yù)定電壓而暫停向誤差放大電路提供偏流。
20.如權(quán)利要求19所述的方法，其中，與從輸出晶體管輸出的電流成比例的偏流被提供給誤差放大電路。
全文摘要
一種用于將施加到輸入端的輸入電壓轉(zhuǎn)換為在輸出端輸出的預(yù)定恒定電壓的恒壓源電路，包括輸出晶體管，用于響應(yīng)所施加的控制信號從輸入端向輸出端提供輸出電流；誤差放大電路單元，用于接收預(yù)定的偏流以控制輸出晶體管的操作；和偏置調(diào)節(jié)電路單元，用于響應(yīng)從輸出晶體管輸出的輸出電流向誤差放大電路單元提供偏流，其中，偏流調(diào)節(jié)電路單元被配置成響應(yīng)輸出電壓下降到預(yù)定電壓來暫停向誤差放大電路單元提供偏流。
文檔編號G05F1/10GK1969244SQ20068000031
公開日2007年5月23日 申請日期2006年4月17日 優(yōu)先權(quán)日2005年4月19日
發(fā)明者永田敏久 申請人:株式會社理光