專利名稱：帶有短路保護(hù)電路的電壓調(diào)整電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及帶有短路保護(hù)電路的電壓調(diào)整電路。更詳細(xì)地說，本發(fā)明涉及帶有能夠限制輸出電流的短路保護(hù)電路的電壓調(diào)整電路。
背景技術(shù)：
響應(yīng)于輸入電壓，以預(yù)定電壓輸出一個(gè)預(yù)定電流的電壓調(diào)整電路被廣泛地用于電子設(shè)備中。
電壓調(diào)整電路是這樣一種電路，即能夠把激勵(lì)器(driver)的輸出電流轉(zhuǎn)化為電壓，將該電壓反饋給微分放大器，把反饋電壓和參考電壓進(jìn)行比較，并根據(jù)比較結(jié)果對(duì)激勵(lì)器的激勵(lì)電壓進(jìn)行調(diào)節(jié)，然后以預(yù)定電壓由輸出端輸出一個(gè)預(yù)定電流。
在這樣的電壓調(diào)整電路中，如果因任何原因(比如，焊接橋)導(dǎo)致的激勵(lì)器輸出端和地線之間短路，反饋電壓就變?yōu)?V。在這種情況下，微分放大器繼續(xù)工作，增加激勵(lì)器的激勵(lì)電壓。如微分放大器持續(xù)該工作，將會(huì)由于焦耳熱的產(chǎn)生而出現(xiàn)電路斷路的情況。
由于這個(gè)原因，為了在諸如輸出端接地故障或者類似故障產(chǎn)生的情況下停止微分放大器的工作，則典型的電壓調(diào)整電路具有一個(gè)短路保護(hù)電路，此處的輸出端接地故障是指與地線之間短路。
結(jié)合帶有短路保護(hù)電路的電壓調(diào)整電路，日本專利申請(qǐng)公開號(hào)JP2003-173211A中公開了調(diào)節(jié)器的傳統(tǒng)技術(shù)。
圖1所示為基于傳統(tǒng)技術(shù)的帶有短路保護(hù)電路的電壓調(diào)整電路結(jié)構(gòu)的電路圖。電壓調(diào)整電路101包括調(diào)整電路102和短路保護(hù)電路103。調(diào)整電路102包括參考電壓源111，放大器112，MOS晶體管113，電阻114和電阻115。短路保護(hù)電路103包括放大器122，MOS晶體管123和電阻124。
電壓調(diào)整電路101將MOS晶體管113的輸出電壓進(jìn)行分壓，并將分壓(divided voltage)Vb反饋給放大器112。放大器112控制MOS晶體管113的柵電壓以使來自參考電壓源111的參考電壓VREF與反饋電壓Vb一致。
放大器112的輸出電壓VIN，被提供給MOS晶體管113和MOS晶體管123作為柵電壓Vg。
基于MOS晶體管123的輸出電流的電流值IL，根據(jù)電阻124經(jīng)電壓轉(zhuǎn)換為電壓Va，并且提供給放大器122。通過分壓電阻114反饋給放大器112的反饋電勢(shì)Vb也供給放大器122。在具有上述結(jié)構(gòu)的電壓調(diào)整電路101中，短路保護(hù)電路102工作時(shí)MOS晶體管113的輸出電流IOUT可由等式(1)表示。順便說一下，等式(1)中μ代表MOS晶體管113和123的電子遷移率。COX代表MOS晶體管113、123的柵絕緣膜的固定電容。W1和L1代表MOS晶體管113的溝道寬度和溝道長(zhǎng)度。W2和L2代表MOS晶體管123的溝道寬度和溝道長(zhǎng)度。Ra1代表電阻124的電阻值。
IOUT=W1L1·k·Vb·L2Ra1·W2·k---(1)]]>k=μ·COX·12]]>由等式(1)可以看出，在具有上述結(jié)構(gòu)的電壓調(diào)整電路101中，來自MOS晶體管113的輸出電流IOUT同短路保護(hù)電路103中的電阻124的電阻值Ra1成反比關(guān)系。
在半導(dǎo)體裝置的生產(chǎn)過程中，電路元件的絕對(duì)值有很大變化。比如，由于構(gòu)圖過程中和擴(kuò)散過程中的變化重疊，因此獲得設(shè)計(jì)值是困難的。實(shí)際生產(chǎn)的電路元件包含有大約±30％的誤差。
在具有傳統(tǒng)短路保護(hù)電路103的電壓調(diào)整電路101中，來自作為激勵(lì)器的MOS晶體管113的輸出電流IOUT同電阻124的電阻值Ra1表現(xiàn)為反比關(guān)系。至今發(fā)現(xiàn)，電阻值Ra1的變化直接和輸出電流IOUT的變化相一致。
圖2所示為基于傳統(tǒng)技術(shù)的帶有短路保護(hù)電路的電壓調(diào)整電路的輸出特性圖。順便說一下，圖中曲線“a”代表短路電流的設(shè)計(jì)標(biāo)準(zhǔn)值，圖中曲線“b”代表短路電流的最小值情況，圖中曲線“c”代表了短路電流的最大值情況。
正如圖所示，在基于傳統(tǒng)技術(shù)的帶有短路保護(hù)電路103的電壓調(diào)整電路101中，即使激勵(lì)器的激勵(lì)電流是穩(wěn)定的，實(shí)際由MOS晶體管113輸出的輸出電流IOUT的值也會(huì)大幅度變化。
為消除這樣的變化，必須對(duì)電阻值Ra1進(jìn)行調(diào)整以調(diào)整電阻器的值。這就導(dǎo)致了在電壓調(diào)整電路生產(chǎn)過程中增加多道工序以及增加制造成本的問題。
順便提及的是，在JP 2003-173211A中公開的本發(fā)明是具有模塊化屬性(blocking property)的短路保護(hù)電路，與上述情況類似，電阻的電阻值變化會(huì)導(dǎo)致輸出電流的變化。
這樣，帶有傳統(tǒng)短路保護(hù)電路的電壓調(diào)整電路產(chǎn)生了一個(gè)問題，即由于受到制作上的電阻的電阻值變化影響，很難獲得期望的電路屬性。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一個(gè)帶有短路保護(hù)電路的電壓調(diào)整電路，其中可減少由電阻制作上的變化而產(chǎn)生的輸出電流變化，并且提供用于操作電壓調(diào)整電路的方法。
為了實(shí)現(xiàn)本發(fā)明的一個(gè)方面，本發(fā)明提出了一個(gè)電壓調(diào)整電路，包括調(diào)整電路；短路保護(hù)電路，其中調(diào)整電路包括第一晶體管，和第一放大器，該第一放大器對(duì)反饋電勢(shì)和參考電勢(shì)的輸入做出響應(yīng)，輸出柵電壓給第一晶體管的柵，以使反饋電勢(shì)和參考電勢(shì)相一致，所述反饋電勢(shì)是第一晶體管反饋給第一放大器的輸出電勢(shì)，其中短路保護(hù)電路包括第二晶體管，柵電壓供給該晶體管的柵，同第二晶體管的第一端和地相連的第一電阻，同第二晶體管的第二端和電源相連的第二電阻，和對(duì)偏置電勢(shì)的輸入和第一端的電勢(shì)做出響應(yīng)給第一放大器輸出控制電壓以控制柵電壓的第二放大器。
為了實(shí)現(xiàn)本發(fā)明另一個(gè)方面，本發(fā)明提出了一個(gè)用于操作電壓調(diào)整電路的方法，其中電壓調(diào)整電路包括調(diào)整電路；短路保護(hù)電路，其中調(diào)整電路包括包含第一柵的第一晶體管，用于輸出輸出電流的第三端，第四端，和第一放大器，該第一放大器包括與第一柵相連的第一輸出端，與第三端相連的第三輸入端，使得反饋一個(gè)與第三端的輸出電勢(shì)對(duì)應(yīng)的反饋電勢(shì)，以及與提供參考電勢(shì)的參考電源相連的第四輸入端，短路保護(hù)電路包括包含與第一輸出端相連的第二柵的第二晶體管，第一、第二端，連接第一端和地的第一電阻，連接第二端和電源的第二電阻，包含與第一放大器控制端相連的第二輸出端的第二放大器，與第一端相連的第一輸入端，與第三端相連以產(chǎn)生反饋電勢(shì)的第二輸入端，本方法包括，(a)用于由第三端輸出輸出電流，(b)提供反饋電勢(shì)給第三輸入端，提供參考電勢(shì)給第四輸入端，(c)基于第一端的電勢(shì)和反饋電勢(shì)，由第一輸出端輸出柵電壓給第一柵使得反饋電勢(shì)和參考電勢(shì)一致。
在本發(fā)明中，電壓調(diào)整電路中第一晶體管的輸出電流不是由第一電阻的電阻值決定，而是由第一電阻和第二電阻之比決定。這樣，可以消除電阻的制造上的變化。因此，通過根據(jù)第一電阻和第二電阻之比確定來自第一晶體管的輸出電流，可以避免制造變化的影響，能夠穩(wěn)定電壓調(diào)整電路的輸出性質(zhì)。
根據(jù)本發(fā)明，提供一個(gè)帶有短路保護(hù)電路的電壓調(diào)整電路，其中電阻元件電阻值的變化而產(chǎn)生的輸出電流的變化較小。


結(jié)合附圖，通過下面描述，本發(fā)明的上述和其它目標(biāo)，及本發(fā)明的優(yōu)點(diǎn)和特征將會(huì)更加明顯，其中圖1所示為基于傳統(tǒng)技術(shù)的帶有短路保護(hù)電路的電壓調(diào)整電路結(jié)構(gòu)的電路圖；圖2所示為基于傳統(tǒng)技術(shù)的帶有短路保護(hù)電路的電壓調(diào)整電路的輸出特性圖；圖3所示為根據(jù)本發(fā)明實(shí)施例的帶有短路保護(hù)電路的電壓調(diào)整電路結(jié)構(gòu)的電路圖；圖4所示為微分放大器12結(jié)構(gòu)實(shí)例的電路圖；圖5所示為根據(jù)本發(fā)明實(shí)施例的帶有短路保護(hù)電路的電壓調(diào)整電路主要部分結(jié)構(gòu)的電路圖；圖6所示為根據(jù)本發(fā)明實(shí)施例的帶有短路保護(hù)電路的電壓調(diào)整電路的輸出特性圖。
具體實(shí)施例方式
結(jié)合附圖，下面將描述根據(jù)本發(fā)明的帶有短路保護(hù)電路的電壓調(diào)整電路的實(shí)施例。圖3所示為根據(jù)本發(fā)明實(shí)施例的帶有短路保護(hù)電路的電壓調(diào)整電路結(jié)構(gòu)的電路圖。
電壓調(diào)整電路1包括調(diào)整電路2和短路保護(hù)電路3。調(diào)整電路2包括一個(gè)參考電壓源11和微分放大器12(第一放大器)，MOS晶體管13(第一晶體管)，第三電阻14和第四電阻15。MOS晶體管13的溝道寬度為W1，溝道長(zhǎng)度為L(zhǎng)1。短路保護(hù)電路3包括MOS晶體管23(第二晶體管)，放大器22(第二放大器)，第一電阻24和第二電阻25。MOS晶體管23的溝道寬度為W2，溝道長(zhǎng)度為L(zhǎng)2。
在電壓調(diào)整電路2中，作為一個(gè)激勵(lì)器的MOS晶體管13包括柵(第一柵)，同電源(圖中沒有顯示)連接的第四端，和在結(jié)點(diǎn)19處用于輸出輸出電壓VOUT的第三端。第三電阻14在結(jié)點(diǎn)16(第一結(jié)點(diǎn))處與第四電阻15相連。第三電阻14和第四電阻15擔(dān)當(dāng)分壓電阻功能，第三電阻在結(jié)點(diǎn)19處與MOS晶體管13相連。第三電阻14和第四電阻15將輸出電壓VOUT分為輸出電壓Vb和輸出電壓(VOUT-Vb)。對(duì)應(yīng)于輸出電壓VOUT，結(jié)點(diǎn)16處的輸出電壓Vb被反饋給微分放大器12。即，輸出電壓VOUT通過第三電阻14反饋給微分放大器12(負(fù)反饋)。微分放大器12通過輸出電壓VIN控制MOS晶體管13的柵電壓，使得來自參考電壓源11的參考電壓VREF和反饋電壓Vb相一致。
來自微分放大器12的輸出電勢(shì)VIN作為柵電壓Vg供給MOS晶體管23和MOS晶體管13。作為保護(hù)晶體管的MOS晶體管23包括一個(gè)柵(第二柵)，同第一電阻24在結(jié)點(diǎn)29處連接的第一端，以及同第二電阻25相連的第二端。流經(jīng)MOS晶體管23的電流值IL經(jīng)電壓轉(zhuǎn)化為由結(jié)點(diǎn)29處第一電阻24和第二電阻25之間相對(duì)比例決定的電壓Va。第一電阻24和第二電阻25擔(dān)當(dāng)分壓電阻功能。電壓Va供給放大器22。從MOS晶體管13輸出端(結(jié)點(diǎn)19)經(jīng)第三電阻14反饋給微分放大器12的反饋電壓Vb同時(shí)也供給放大器22。該放大器產(chǎn)生一個(gè)控制電壓給微分放大器12。
圖4所示為微分放大器12的結(jié)構(gòu)實(shí)例的電路圖。微分放大器12改變MOS晶體管13的柵電壓Vg使來自MOS晶體管13的反饋電流的電勢(shì)與參考電壓VREF保持一致。但是，基于放大器22供給結(jié)點(diǎn)37(控制端)的輸出電壓，來執(zhí)行該電壓控制。而放大器22的輸出電壓的數(shù)值是基于供給它的電壓Va和電壓Vb之間的電勢(shì)差。因此，基于供給放大器22的電壓Va和電壓Vb之間的電勢(shì)差，將MOS晶體管13的柵電壓Vg控制到該數(shù)值。
反饋電壓Vb被供給MOS晶體管33的柵，參考電壓VREF被供給MOS晶體管34的柵。MOS晶體管33的一端同MOS晶體管34的一端和地連接。MOS晶體管33的另一端在節(jié)點(diǎn)37處同MOS晶體管31的一端連接。MOS晶體管34的另一端與MOS晶體管32的一端及MOS晶體管13的柵相連。MOS晶體管31的另一端同MOS晶體管32的另一端相連，MOS晶體管13的第四端和MOS晶體管23的柵相連。MOS晶體管31的柵同MOS晶體管32的柵以及結(jié)點(diǎn)37相互連接。
圖5所示為根據(jù)本發(fā)明實(shí)施例的帶有短路保護(hù)電路的電壓調(diào)整電路主要部分結(jié)構(gòu)的電路圖。
在本實(shí)施例中，假設(shè)流經(jīng)MOS晶體管23的電流為IL，則可以建立等式(2)和等式(3)所示的關(guān)系。這里VGS1代表MOS晶體管13的柵和源極之間的電勢(shì)差，VGS2代表MOS晶體管23的柵和源極之間的電勢(shì)差，Ra1代表第一電阻24的電阻值，Ra2代表第二電阻25的電阻值。
IL=VaRa1---(2)]]>VGS1-VGS2＝Ra2·IL(3)另外，典型的，在MOS晶體管中，當(dāng)將源極電勢(shì)定義為參考電勢(shì)時(shí)，VGS代表柵極電壓，ID代表漏電流，可以建立等式(4)所表示的關(guān)系。這里VT代表MOS晶體管13和23的柵閾值電壓。
ID=μ·COX·12·WL·(VGS-VT)2=k·(VOS-VT)2]]>∴VGS=IDk·LW+VT---(4)]]>k=μ·COX·12]]>根據(jù)本實(shí)施例，當(dāng)源極電勢(shì)定義為參考電勢(shì)時(shí)，將等式(4)應(yīng)用于電壓調(diào)整電路1，柵極電勢(shì)和漏電流之間的關(guān)系可以建立如下。
VSG1=IOUTk·L1W1+VT,VSG2=ILk·L2W2+VT---(5)]]>將上面等式(5)中的VGS1和VGS2代入等式(3)，可以得到等式(6)。

Ra2·IL=IOUTk·L1W1-ILk·L2W2---(6)]]>等式(6)經(jīng)過變換，可以得到等式(7)。
IOUTk·L1W1=Ra2·IL+ILk·L2W2---(7)]]>等式(7)的兩邊同時(shí)平方，可以得到等式(8)。
IOUTk·L1W1=(Ra2·IL)2+2Ra2·IL·ILk·L2W2+ILk·L2W2---(8)]]>等將式(8)進(jìn)行變換，可以得到等式(9)。
IOUT=W1L1·k·{(Ra2·IL)2+2Ra2·IL·ILk·L2W2+ILk·L2W2}---(9)]]>這里，如果MOS晶體管13的溝道長(zhǎng)度和MOS晶體管23的溝道長(zhǎng)度相等(即L1＝L2)，放大器22工作使得電壓Va和電壓Vb相等(Va＝Vb)。然后，當(dāng)將等式(2)帶入等式(9)時(shí)，可以得到等式(10)。
IOUT=W1L1·k·{(Ra2Ra1·Vb)2+2·Ra2Ra1·Vb·Vb·L2Ra1·W2·k+Vb·L2Ra1·W2·k}---(10)]]>k=μ·COX·12]]>這樣，在根據(jù)本實(shí)施例電壓調(diào)整電路1中，輸出電流IOUT就可以由等式(10)表示。
在等式(10)中，等式右邊第一項(xiàng)(后文僅稱第一項(xiàng))包括分子中電阻值Ra2和分母中電阻值Ra1。由于第一電阻24(Ra1)和第二電阻25(Ra2)形成在同一襯底上，各個(gè)電阻的物理屬性值具有類似的變化。即，如果電阻值Ra1比設(shè)計(jì)值大10％，那么電阻值Ra2也會(huì)比設(shè)計(jì)值大10％。這樣，在第一項(xiàng)中，電阻值的變化成為分母和分子的共因數(shù)，電阻值變化導(dǎo)致的影響就消除了，并且這種改變減小。
在等式(10)右邊第二項(xiàng)(后文僅稱第二項(xiàng))的因子中，對(duì)于(Ra2/Ra1)，電阻值的變化同第一項(xiàng)一樣被消除了。另外，對(duì)于((VbL2/Ra1W2k))1/2，電阻的電阻值Ra1的變化經(jīng)過了(1/2)次方的作用，該作用也減小了變化的影響。
至于等式(10)右邊第三項(xiàng)(后文僅稱第三項(xiàng))，它與等式(1)右邊相等，它表示了具有傳統(tǒng)短路保護(hù)電路102的電壓調(diào)節(jié)器101的輸出電流。也就是說，第三項(xiàng)受到的由于電阻的電阻值Ra1變化造成的影響與傳統(tǒng)結(jié)構(gòu)類似。
在第一項(xiàng)和第二項(xiàng)變?yōu)?的情況下，等式(10)的右邊和等式(1)的右邊是一樣的。此處，第一項(xiàng)和第二項(xiàng)變?yōu)?的情況是指第二電阻25的電阻值(Ra2)為0。因而，第二電阻25的存在減少了等式(10)右邊第三項(xiàng)所占的比例。而第三項(xiàng)是接受第一電阻24電阻值(Ra1)變化的影響比第一和第二項(xiàng)多的一項(xiàng)。因此，如果在輸出電流IOUT成分中，第三項(xiàng)決定的成分所占的比例減小，第三項(xiàng)變化對(duì)于輸出電流IOUT的影響也會(huì)減小。即，第二電阻25的安裝減少了輸出電流IOUT的變化。
此外，在等式(10)中，如為減少第三項(xiàng)所占比例，則確定電阻值Ra1和Ra2，不接受電阻值變化影響的成分占據(jù)輸出電流IOUT的大部分。這樣，輸出電流IOUT的變化就變小了。也就是說，第三項(xiàng)很好的滿足了如等式(11)所示的(第一項(xiàng)/(第一項(xiàng)+第二項(xiàng)+第三項(xiàng)))近似為0的條件。
Vb·L2Ra1·W2·μ·COX2W1L1·μ·COX2·{(Ra2Ra1·Vb)2+2·Ra2Ra1·Vb·Vb·L2Ra1·W2·μ·COX2+Vb·L2Ra1·W2·μ·COX2}≈0---(11)]]>事實(shí)上，如果(第一項(xiàng)/(第一項(xiàng)+第二項(xiàng)+第三項(xiàng)))小于等于0.1，第一電阻24制造變化對(duì)于輸出電流IOUT的影響基本上就可以忽略掉了。在電壓調(diào)整電路中，輸出電流IOUT是設(shè)計(jì)值。這樣，通過在上述等式(2)到(10)所成立的范圍內(nèi)確定第二電阻25的電阻值，電阻24的電阻值也就確定了。
圖6所示為根據(jù)本發(fā)明實(shí)施例的帶有短路保護(hù)電路的電壓調(diào)整電路的輸出特性圖。順便說一下，圖中曲線“a”代表是短路電流的設(shè)計(jì)標(biāo)準(zhǔn)值，圖中曲線“b”是短路電流的最小值情況，圖中曲線c是短路電流的最大值情況。
如圖所示，可以發(fā)現(xiàn)，在本實(shí)施例中，即使電阻值發(fā)生變化，激勵(lì)器的輸出電流IOUT的變化也是很小的，電阻的電阻值變化與傳統(tǒng)電路結(jié)構(gòu)相比來講較少受到影響。
這樣，在根據(jù)本實(shí)施例的帶有短路保護(hù)電路3的電壓調(diào)整電路1中，激勵(lì)器的輸出電流IOUT不是由分壓電阻24和25的電阻值決定，而是由它們的相對(duì)比值決定。這樣激勵(lì)器(MOS晶體管13)輸出電流IOUT不易受到電阻的電阻值變化的影響。
隨便提及，上述實(shí)施例是本發(fā)明的優(yōu)選實(shí)施例的一個(gè)實(shí)例。顯然，本發(fā)明并不僅限于上述的實(shí)施例，本發(fā)明在未脫離本發(fā)明的范圍和精神的情況下可以對(duì)這些實(shí)施例進(jìn)行修改和變型。例如，實(shí)施例中所示的微分放大器12的結(jié)構(gòu)僅是一個(gè)實(shí)例。本發(fā)明也并不僅限于此。在實(shí)施例中，通過舉例說明使用MOS晶體管的結(jié)構(gòu)而解釋了本發(fā)明。然而，在對(duì)MOS晶體管沒有任何限制的情況下，可以應(yīng)用雙極晶體管等。因此，在本發(fā)明中可以有各種改變。
權(quán)利要求
1.一種電壓調(diào)整電路，包括調(diào)整電路；和短路保護(hù)電路，其中所述調(diào)整電路包括第一晶體管，和第一放大器，該第一放大器對(duì)參考電勢(shì)和反饋電勢(shì)的輸入做出響應(yīng)，產(chǎn)生一柵電壓給所述第一晶體管的柵，使所述反饋電勢(shì)和所述參考電勢(shì)保持一致，所述反饋電勢(shì)是指第一晶體管反饋給所述第一放大器的輸出電勢(shì)。所述短路保護(hù)電路包括第二晶體管，所述柵電壓供給第二晶體管的柵，與所述第二晶體管的第一端和地連接的第一電阻，與所述第二晶體管的第二端和電源連接的第二電阻，和第二放大器，該放大器對(duì)偏置電勢(shì)的輸入和所述第一端的電勢(shì)做出響應(yīng)，輸出控制電壓給所述第一放大器，以控制所述柵電壓。
2.根據(jù)權(quán)利要求1的電壓調(diào)整電路，所述第一晶體管的輸出電流是基于所述第一電阻和所述第二電阻的電阻值之比確定。
3.根據(jù)權(quán)利要求1的電壓調(diào)整電路，所述第二放大器的其中一個(gè)輸入端與所述第一端連接，所述偏置電勢(shì)被供給所述第二放大器的另一輸入端，所述第二放大器的輸出端與所述第一放大器的控制端連接。
4.根據(jù)權(quán)利要求1的電壓調(diào)整電路，所述第一電阻和所述第二電阻形成在同一襯底上。
5.根據(jù)權(quán)利要求1的電壓調(diào)整電路，其中所述偏置電勢(shì)由所述第一晶體管的所述輸出電勢(shì)通過分壓電阻進(jìn)行分壓后產(chǎn)生。
6.根據(jù)權(quán)利要求3的電壓調(diào)整電路，其中所述調(diào)整電路還包括第三電阻，其一端與所述第一晶體管的一個(gè)輸出端連接，和第四電阻，其一端與所述第三電阻的另一端連接、并且其另一端與地連接，所述第一放大器的一個(gè)輸入端與連接著所述第三電阻和所述第四電阻的第一結(jié)點(diǎn)相連，所述第一放大器的另一輸入端與輸出所述參考電勢(shì)的參考電源連接，并且所述第一放大器的輸出端與所述第一晶體管的柵相連，所述偏置電勢(shì)是所述第一結(jié)點(diǎn)處的電勢(shì)。
7.根據(jù)權(quán)利要求6的電壓調(diào)整電路，所述第二放大器的所述另一輸入端與所述第一結(jié)點(diǎn)相連。
8.根據(jù)權(quán)利要求1的電壓調(diào)整電路，所述第一晶體管和所述第二晶體管是MOS晶體管。
9.根據(jù)權(quán)利要求8的電壓調(diào)整電路，若所述第一電阻的電阻值為R1，所述第二電阻的電阻值為R2，所述反饋電勢(shì)為V，所述第一晶體管的溝道寬度為W1，所述第一晶體管的溝道長(zhǎng)度為L(zhǎng)1，所述第二晶體管的溝道寬度為W2，所述第二晶體管的溝道長(zhǎng)度為L(zhǎng)2，所述第一晶體管和所述第二晶體管的柵絕緣膜的電容為C0X，所述第一晶體管和所述第二晶體管的電子遷移率為μ，則所述電壓調(diào)整電路滿足如下所示關(guān)系式(a)V·L2R1·W2·μ·C0X2W1L1·μ·C0X2·{(R2R1·V)2+2·R2R1·V·V·L2R1·W2·μ·C0X2+V·L2R1·W2·μ·C0X2≈0---(a)]]>
10.一種用于操作電壓調(diào)整電路的方法，其中所述電壓調(diào)整電路包括調(diào)整電路；和短路保護(hù)電路，其中所述調(diào)整電路包括第一晶體管，它包括第一柵、用于輸出輸出電流的第三端、以及第四端，和第一放大器，該第一放大器包括與所述第一柵連接的第一輸出端、與所述第三端連接的第三輸入端使得對(duì)應(yīng)于所述第三端的輸出電勢(shì)的反饋電勢(shì)被反饋、和與提供參考電勢(shì)的參考電源相連的第四輸入端，所述短路保護(hù)電路包括第二晶體管，該晶體管包含與所述第一輸出端連接的第二柵、第一端和第二端，與所述第一端和地連接的第一電阻，與所述第二端和電源連接的第二電阻，和第二放大器，該放大器包括與所述第一放大器的控制端相連的第二輸出端，與所述第一端相連的第一輸入端，和與所述第三端連接以便提供所述反饋電勢(shì)的第二輸入端，所述方法包括(a)由所述第三端輸出所述輸出電流(b)提供所述反饋電勢(shì)給所述第三輸入端，提供所述參考電勢(shì)給所述第四輸入端；以及(c)基于所述第一端的電勢(shì)和所述反饋電勢(shì)，由所述第一輸出端輸出柵電壓給所述第一柵，以使所述反饋電勢(shì)和所述參考電勢(shì)一致。
11.根據(jù)權(quán)利要求10的用于操作電壓調(diào)整電路的方法，其中所述步驟(C)包括(c1)提供所述柵電壓給所述第二柵，(c2)提供所述第一端的所述電勢(shì)給所述第一輸入端，提供所述反饋電勢(shì)給所述第二輸入端，以及(C3)基于所述第一端的所述電勢(shì)和所述反饋電勢(shì)，由所述第二輸出端輸出一控制電壓給所述第一放大器，所述控制電壓控制所述柵電壓以使所述反饋電勢(shì)和所述參考電勢(shì)保持一致。
12.根據(jù)權(quán)利要求11的用于操作電壓調(diào)整電路的方法，所述第一晶體管和所述第二晶體管是MOS晶體管，以及若所述第一電阻的電阻值為R1，所述第二電阻的電阻值為R2，所述反饋電勢(shì)為V，所述第一晶體管的溝道寬度為W1，所述第一晶體管的溝道長(zhǎng)度為L(zhǎng)1，所述第二晶體管的溝道寬度為W2，所述第二晶體管的溝道長(zhǎng)度為L(zhǎng)2，所述第一晶體管和所述第二晶體管的柵絕緣膜的電容為C0X，所述第一晶體管和所述第二晶體管的電子遷移率為μ，則所述電壓調(diào)整電路滿足如下所示關(guān)系式(a)V·L2R1·W2·μ·C0X2W1L1·μ·C0X2·{(R2R1·V)2+2·R2R1·V·V·L2R1·W2·μ·C0X2+V·L2R1·W2·μ·C0X2≈0---(a)]]>
全文摘要
一種電壓調(diào)整電路，包括調(diào)整電路(2)和短路保護(hù)電路(3)。調(diào)整電路(2)包括第一晶體管(13)和第一放大器(12)。第一放大器(12)對(duì)參考電勢(shì)和反饋電勢(shì)做出響應(yīng)，輸出一個(gè)柵電壓給第一晶體管(13)的柵，使得參考電勢(shì)和反饋電勢(shì)一致。反饋電勢(shì)是來自第一晶體管(13)的反饋電勢(shì)。短路保護(hù)電路(3)包括第二晶體管(23)，第一電阻(24)，第二電阻(25)和第二放大器(22)。柵電壓被供給第二晶體管(23)的柵。第一電阻(24)與第二晶體管(23)的第一端和地相連。第二電阻(25)與第二晶體管(23)的第二端和電源相連。第二放大器(22)對(duì)第一端的電勢(shì)和偏置電勢(shì)做出響應(yīng)，輸出一個(gè)控制電壓給第一放大器(12)來控制柵電壓。
文檔編號(hào)G05F1/56GK1667537SQ20051005450
公開日2005年9月14日 申請(qǐng)日期2005年3月8日 優(yōu)先權(quán)日2004年3月8日
發(fā)明者足達(dá)正浩 申請(qǐng)人:恩益禧電子股份有限公司